ψηφιακή pick calcultion

[dmk]

Ναι, αυτό είναι πολύ σαφές, μόνο που δεν μπορείτε να πραγματοποιήσετε επαναφορά = 1 από το εσωτερικό του κώδικα - ηδενίσετε είναι εισροών και μπορείτε να το διαβάσετε.Αυτός είναι ο λόγος για τον οποίο περιλαμβάνεται το σήμα εξόδου σταθερή - θα πάει στο 1, όταν η τιμή εισόδου είναι κατώτερη από pick αξία και πολλές φορές διακόπτει τη λειτουργία του κυκλώματος.Τώρα, αν κάνετε επαναφορά 0 = 1 και το κύκλωμα που θα αρχίσει και πάλι (μπορείτε να συνδέσετε και σταθερή επαναφοράς εκτός του chip).

 

[shadeslayer]

THN i ανάγκη εφαρμογής ότι, αν η δική μου συμβολή είναι κάτω ref αξία για 2 λεπτά, στη συνέχεια θα σταματήσει να μου σύστημα,,, πώς μπορώ να κάνω αυτό,,,;;im πλάνισμα να καεί στις spaten3 dsp προπονητή kit,,, αλλά δεν im geting tht Πώς μπορώ να επιβιβαστεί διεπαφή ADC και της ΕΑΒ, καθώς και πώς μπορούμε i siplay μου εξόδου για την οθόνη LCD του σκάφους, εάν μου εργασία και προσομοιώσεις THN i θα προσπαθήσουμε να κάνουμε tht,,,

u tht πει και μπορώ μόνο να διαβάσετε το επαναφέρετε, καθώς στην είσοδο,, έτσι ώστε αν έχω κάποιο signat στην παραγωγή, προκειμένου να επαναφέρετε μία τότε μπορώ να χρησιμοποιήσω εξωτερικό κύκλωμα για να επαναφέρετε 1,,, αυτό μπορεί να γίνει β,, ryt?

 

[dmk]

Λοιπόν, εδώ είναι το τελικό κώδικα, κυκλωμάτων, προσομοίωση, και το σύνολο του έργου.
Λυπούμαστε, αλλά χρειάζεται login για να δείτε αυτό το συνημμένο

 

[shadeslayer]

μπορεί και να μου δώσετε λίγο εξήγηση,,,, έτσι ώστε να έρθει ένας να γνωρίζει σε βάθος,,,Προστέθηκε μετά από 2 λεπτά:στο αρχείο και δακτυλογραφημένα σε 3 μέρη,,, και είπε και το 3ο μέρος του κυκλώματος που βασίζονται στο σχεδιασμό, την,

τι θ shuld χρήση, και ρώτησα σχετικά με το κάψιμο αυτό sparten3 για dsp tariner kit,, παρακαλείσθε να διαβάσετε το τελευταίο μου θέσεις,
και έτσι μπορούν να έρθουν και να γνωρίζουν,,

thx για τη βοήθεια

 

[dmk]

Θα πρέπει να χρησιμοποιήσετε όλα τα τρία μέρη - πρώτο και το δεύτερο μέρος είναι τα συστατικά στοιχεία, πρέπει να είναι συνδεδεμένοι μεταξύ τους, ώστε να αποτελεί το σύνολο της συσκευής - και συγκεκριμένα το τρίτο μέρος (είναι ένα διαρθρωτικό περιγραφή).
Δεν έχω dsp kit (και δεν το γνωρίζουν),
γι 'αυτό δεν μπορεί να σας βοηθήσει με αυτό.
Πρώτα θα πρέπει να αποσυμπιέσετε το αρχείο έργου και να το ανοίξετε με ISE (project.ise).Μέσα σε αυτό θα πρέπει να ανοίξετε το αρχείο pick_top.vhd - αυτή είναι η διαρθρωτική περιγραφή, δηλαδή το σύνολο της συσκευής.
Αν θέλετε να προσομοιώνουν αυτό θα πρέπει να ξεκινήσετε την προσομοίωση της tb_pick_top (tb_pick_top_tbw).Θα πρέπει να λάβετε την εικόνα που σας απηύθυνα.
Για να κάψει το dsp kit θα πρέπει να διαβάσει και να κατανοήσει την εξήγηση πώς να το χρησιμοποιήσει (είμαι σίγουρος ότι υπάρχει κάποια. Pdf με αυτό που θα σας βοηθήσει).
ΧαιρετισμοίΠροστέθηκε μετά από 5 λεπτά:Με την ευκαιρία, εγώ δεν προσπαθήσω εφαρμογή και δεν είναι δυνατόν να alway σύνθεση και την εφαρμογή του κώδικα VHDL.Στην περίπτωση αυτή, είναι πολύ πιθανόν να είναι απαραίτητα ότι κάποιες αλλαγές στον κώδικα θα πρέπει να γίνει.Προστέθηκε μετά από 10 λεπτά:Λοιπόν, σύνθεση και θα εφαρμοστεί, και έκανε μετά PAR προσομοίωσης και - φαίνεται ότι ο κώδικας είναι ΟΚ, αλλά πρέπει να ελέγχουν ακριβώς αυτό και μόνο, πάρα πολύ.

 

[shadeslayer]

I didn't got ur τελευταίο σημείο,, και τι θέλει να πει;;

Θα δείτε ότι αν μπορώ να καεί στις Abel kit και να ενταχθούν με εποχούμενο ADC και DAC,,,

BTW thx πολύ για βοήθεια,,, θα προσπαθήσω να κάνω περαιτέρω τροποποίηση, αν μπορώ να κάνω σε αυτό,
είμαι υποχρεωμένος να αναζητήσει περαιτέρω προσθήκη του σήματος ήθελα να υπολογίσει averag αξία και επίσης να εμφανιστεί στην οθόνη LCD και έτσι πρέπει να φροντίσουμε για την επαναφορά του σήματος τροποποίηση,, θα προσπαθήσω ότι, nvr νου,,,

thx και πάλι

 

[dmk]

Το πρώτο βήμα είναι ο κωδικός που εισέρχονται, το δεύτερο - προσομοίωση για να δείτε αν θα αλγορίθμου είναι σωστή, η τρίτη - για τη σύνθεσή του (μετατροπή σε RTL primitives), το τέταρτο - εφαρμογή (τόπος και η διαδρομή που έχει επιλεγεί στο τσιπ - στην περίπτωσή σας -- Xilinx FPGAs).
Μετά από αυτό μπορείτε να το κάνετε (ως επιλογή), μετά τον τόπο και την διαδρομή της προσομοίωσης - που περιλαμβάνει την στατική καθυστερήσεις από το τσιπ στο μοντέλο της συσκευής σας και τις χρήσεις τους στην προσομοίωση, ώστε η προσομοίωση θα πρέπει να είναι πιο "ρεαλιστική".
Με τον τρόπο, πρέπει να το συνειδητοποιήσουμε αυτό που είναι το ρολόι του DSP ffrequency σκάφους (πιθανόν να είναι 50MHz ή υψηλότερη) και θα αποφασίσει για πόσο διάστημα θα πρέπει να είναι η devider (η γενική t_per σε U1: TMR) και αλλάξτε την τιμή της να λάβει κάποια περίοδο κοντά στην 2 ή 3 λεπτά.Πείτε, αν το ρολόι είναι 50MHz, από την περίοδο του ρολογιού είναι 40ns και αν βάλετε t_per => 2147483647, η συσκευή θα περιμένει 2147483647 * 40ns = 85,9 sec.Η τιμή 2147 ...είναι το μέγιστο για το ακέραιο σε VHDL.Αν αυτό δεν είναι αρκετό μπορείτε να αλλάξετε το γενόσημο να STD_LOGIC_VECTOR (31 downto 0),
η οποία θα δώσει περίπου 170 δευτερόλεπτα.Προστέθηκε μετά από 5 λεπτά:Πώς να μετατρέψετε μια HEX-to-7-τμήμα μπορείτε να δείτε από Επεξεργασία-> Γλώσσες-Πρότυπα> VHDL-> Συγκεφαλαιωτική κατασκευάζει-> Παραδείγματα Κωδικοποίηση-> Διάφορα-> 7-Segment Εμφάνιση δεκαεξαδική μορφή μετατροπής.
Καλή τύχη!

 

[shadeslayer]

ευχαριστώ,,, θα δείτε ότι για,,,Προστέθηκε μετά από 3 λεπτά:hee είναι το πακέτο που χρησιμοποιούν im,,, είναι έχοντας 4MHz ρολόι

http://www.mte-india.com/ProductinfoNew.aspx?ProductId=141&CategoryId=1

 

[dmk]

Με 4MHz (250ns) ρολόι σας μπορεί να χωρέσει 125 sec.περίοδο σε ακέραιο αριθμό 5E8, οπότε θα πρέπει να είναι ΟΚ.Προστέθηκε μετά από 1 λεπτό:Το συμβούλιο εξετάζει πολύ καλή

 

[shadeslayer]

yeh φαίνεται καλή, αλλά θα πρέπει να εργάζονται σε αυτό και ότι Πώς μπορώ να χρησιμοποιήσω εποχουμένως ADC DAC, καθώς και οθόνη για την απεικόνιση της παραγωγής μου,, i δει manula εργαστήριο αλλά δεν τα γραπτά ώστε im σύγχυση σε αυτό