γιατί χρειαζόμαστε SystemC γλώσσα;

[omara007]

Συμφωνώ ότι SystemC αποκτά μεγαλύτερη υποστήριξη από όλες τις μεγάλες εταιρείες ΕΟΑ ..όπως Mentor Graphics ..Περίληψη ..και Cadence ..Τουλάχιστον κάποια εξομοιωτή ήθελα ModelSim υποστηρίζει SystemC εδώ και πολύ καιρό, hearning τίποτα δεν σχετικά με την υποστήριξη SystemVerilog ..
Ξέρω ότι αυτό δεν καθιστά υποχρεωτική τη SystemVerilog είναι χειρότερη από SystemC ..αλλά SystemC κερδίζει πράγματι πιο .. σημασίακαι τα μεγάλα ονόματα φροντίδα μόνο για τα χρήματα ..έτσι, δεν νομίζω ότι δεν υπάρχουν πωλούν τα προϊόντα τους ..
Εξακολουθώ να θέλω να μάθω περισσότερα για τα πλεονεκτήματα και τα μειονεκτήματα της .. SystemVerilog

Χαιρετισμοί

 

[the_penetrator]

omara007:

έχετε διαβάσει το Lang.ref.namual από h ** p: / / www.accellera.org.SystemVerilog φαίνεται ωραίο, αλλά δεν είναι καλύτερο από SystemC.Με SystemC μπορούμε να επαναχρησιμοποιηθούν δυνητικά τη μεγάλη βάση κώδικα C προσομοιωτών κλπ. που είναι ήδη εκεί.Έχω ξαναγραφεί προσωπικά 2 προσομοιωτές από C έως SystemC παρελθόν έτος.

Αυτό είναι περίπου (συν κάποια χαρτιά γύρω συνέδρια του μαθήματος), η μόνη αξιόπιστη πληροφορία.για SystemVerilog.

Περίπου το 2001, περίπου άντρας δήλωσε: "VHDL το νέο Λατινικής", φωνάζει από VHDL ως * νεκρό * γλώσσα.Είναι εύκολο να συμπεράνουμε ότι ήταν Verilog / υποστηρικτής SystemVerilog κάνει βρώμικος δουλειά του ...

the_penetratorŠ

 

[omara007]

the_penetrator

Συμφωνώ με όσα u είπε ..Πιστεύω ότι οι περισσότεροι άνθρωποι κάνουν δικαστής άλλες γλώσσες μόνο και μόνο επειδή ασχολούνται με κάποιο άλλο αυτούς ..
Εγώ ο ίδιος είμαι VHDL / .. τύπος SystemCαλλά προσπαθώ να είναι ουδέτερη ..όμως, είναι όντως αλήθεια να πούμε ότι SystemC φαίνεται να οδηγεί SystemVerilog τώρα στην αγορά ..τουλάχιστον u μπορεί να προσθέσει σε κάθε famouse .. μεταγλωττιστής CΕίναι όλο για ορισμένες βιβλιοθήκες ..

Ένα καλό πράγμα αξίζει να σημειωθεί ότι κανείς δεν έχει ακόμα μου έδωσε καμία απάντηση για την ερώτηση .. μουΠοια είναι τα πλεονεκτήματα και DIS πλεονεκτήματα της SystemVerilog ..φαίνεται ότι κανείς δεν έχει ασχοληθεί σε βάθος με το

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Χαμόγελο" border="0" />

ακόμη και τους οπαδούς του

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Πολύ Καλή" border="0" />

 

[wangxu]

Σε opiniun μου, Γ και Verilog είναι αρκετό για το σύστημα και το σχεδιασμό λογική.
δεν υπάρχει καμία χρήση στην εισαγωγή SystemC γλώσσα.

 

[omara007]

καλά ..SystemC βοηθά u να κάνουμε κάτι σαν ρολόι, το οποίο u δεν μπορεί να εισαγάγει αποτελεσματικά στην κανονική Γ ..μπορώ u?

 

[zhaoyimiao]

SystemC είναι εύκολο για το σχεδιασμό αρχιτεκτονική και σε σύγκριση με VHDL / Verilog, είναι εύκολο να οικοδομήσουμε συμπεριφορά μοντέλο επίπεδο

 

[omara007]

Θα εξετάσει SystemC πραγματική τέλεια γλώσσα για όλες τις εφαρμογές και μπορεί να αναλάβει όλα τα επίπεδα HDL είναι, απλά αν μπορούν να οικοδομήσουμε ένα εργαλείο σύνθεσης για το

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Λυπημένος" border="0" />

 

[Helios]

γεια

SystemC είναι ένα ανοικτό σχεδιασμό πηγή και επαλήθευση γλώσσα bassed σε C .Επιτρέπει στους μηχανικούς να εφαρμόζουν ισχυρή, αποδεδειγμένη techiniques λογισμικού, όπως OOD όπως στην UML με την powerof Γ για την επίλυση των προβλημάτων στη διαμόρφωση του συστήματος και verification.Although που ισχύουν για το σύστημα και το σχεδιασμό του υλικού.SystemC είναι πιο αποτελεσματικό ως γλώσσα επαλήθευσης.αντίο

 

[the_penetrator]

Συμφωνώ με τα περισσότερα από σας

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Χαμόγελο" border="0" />ούτως ή άλλως, αν πρόκειται να είναι ένα άλλο breakout γύρω από αυτό το θέμα είναι πολύ πιθανό να είναι:

1.UML και UML-> χαμηλότερου μεταφράσεις επίπεδο.
2.ενσωμάτωση των SystemC, UML, VHDL, cosimulations (έχουν ένα πρότυπο IEEE για αυτό)

Εάν κάποιος έχει ένα δείκτη για αυτοκινητόδρομος SystemVerilog εργαλεία, παρακαλούμε να στείλετε μήνυμα.Θα ήθελα να έχει μια γρήγορη hands-on SystemVerilog.Απλά περίεργος.Αλλά μπορώ να? T αποφασίσει αν είναι καλό ή δεν είναι το καλό, από την ανάγνωση ορισμένων εγγράφων!

the_penetrator

 

[omara007]

Ένα καλό πράγμα για SystemC είναι ότι Ι. Bhaskar κυκλοφορήσει (SystemC Primer), όπως έκανε με VHDL και Verilog ..Ωστόσο, δεν άκουσα για Primer SystemVerilog από Bhaskar

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Χαμόγελο" border="0" />