S
shokoofeh
Guest
Γεια σας μπορεί κάποιος παρακαλώ να με βοηθήσει με αυτό το πρόβλημα: Ένας κώδικας Verilog για το 4-bit πάνω / κάτω μετρητή με flipflop jk που μετράει με βήμα 3, αυτό σημαίνει ότι μετράει 0-3-6-9-12-15. Ξέρω ότι αυτό το πρόβλημα έχει μια πολύ εύκολη απάντηση, χωρίς τη χρήση JK FF, αλλά θέλω απλώς να γνωρίζουν την απάντηση χρησιμοποιώντας JK flipflps. thanx