T
toffee_pie
Guest
γεια παλικάρια και καλές διακοπές προσπαθώ να υλοποιήσει μια ρουτίνα, βασικό κώδικα σε ένα FPGA με Verilog. αυτό θα εκτελεί απλά κάποιους υπολογισμούς, ADC / μαθηματικά κλπ τελεστές για να μεταβάλει την τάση τροφοδοσίας. Το κάνω αυτό για να έχουν απλά τον έλεγχο της χρήσης δύναμης του FPGA. Επίσης, θα ήθελα να έχουν μια πρόσθετη λεωφορείο για την παρακολούθηση της χρήσης ενέργειας, και για παράδειγμα να κλείσει το σύστημα ή να μειώσει τάσεις σε μια στάλα αν δεν υπάρχει εργασίες που εκτελούνται για να πω ... 20 λεπτά κλπ. Μπορώ να γράψω αυτόν τον κωδικό στην Verilog (ελπίζω ..!) Χωρίς μεγάλη δυσκολία, αν θα έχει πολλή πάντα μπλοκ και σύγχρονη λογική και την αφθονία των tenrary / υπόθεση, οι δηλώσεις και θα εικόνα. Προσπαθώ να καταλάβω το πώς ή ποιος είναι ο καλύτερος τρόπος για να χρησιμοποιήσετε αυτή την ιδέα με μια προσφορά πάγκο, μπορούν να προγραμματιστούν προσφορά είναι εύκολο να πάρει; θα ήταν αυτά να GPIB; Έχω κάνει κώδικα σε LabVIEW ήδη, ίσως θα μπορούσα να χρησιμοποιήσω μια ρουτίνα LabVIEW για την παρακολούθηση αυτών; συνδέοντας ένα DMM όπως HAMEG μέσω ενός RS232 δεν πρόκειται να είναι πάρα πολύ δύσκολο να δούμε πραγματικά επίπεδα ισχύος αλλαγή, αλλά οι εντολές του είμαι ανησυχούν για την προμήθεια από πάγκο --------> FPGA και το αντίστροφο . Ζητώ συγγνώμη αν αυτό είναι μακρύ winded, αλλά θα ήθελα να δω ποιος είναι ο καλύτερος τρόπος για να προσεγγίσουμε αυτό το υποθέτω.