Verilog Ενώ βρόχο, ο βρόχος for είναι synthesisable;;;;

φυσικά είναι αν u τις γράψετε σε ένα τρόπο που θα πρέπει να είναι μια απλή ιδέα είναι δεν περιλαμβάνουν καθυστέρηση στην βρόχους, όπως οι καθυστερήσεις δεν θα είναι synthesisable
 
Για το (i = 0, i <10, i + +) Νομίζω ότι αυτό λειτουργεί ..... όπου, όπως αυτό ...... Για το (i = 0, i
 
[Quote = ankit12345] για (i = 0, i <10, i + +) Νομίζω ότι αυτό λειτουργεί ..... όπου, όπως αυτό ...... Για το (i = 0, i
 
Ναι! Για βρόχο είναι synthesizable μόνο αν "k" είναι σταθερή μεταβλητή .. αριθμός πρέπει να περιορίζεται σε 32bit αξία! ή v πρέπει να ορίζεται μεταβλητό μήκος 32bit ή 64bit ενώ δηλώνει ...
 
Ναι, θα synthesizable αν και μόνο αν «k» πρέπει να είναι συνεχής
 
το βρόχο for και while loop εξαρτώνται από το είδος του σχεδιασμού libaraires ur χρησιμοποιείτε για να στρίφωμα εννοώ FPGA
 
Είναι synthesizable αλλά είναι πάντα προειδοποιούνται ότι για την βρόχοι δεν πρέπει να χρησιμοποιούνται σε RTL κωδικοποίηση. Αυτό οφείλεται στο γεγονός ότι καταναλώνει πολλούς πόρους (όπως η περιοχή etc.etc). Ωστόσο u μπορεί να το χρησιμοποιήσει σε συμπεριφοράς becuse κωδικοποίηση δεν συνθέσουν κώδικες συμπεριφοράς.
 
Στη Verilog, synthesizable του για βρόχο και ενώ βρόχο εξαρτάται από το ποια εργαλεία που χρησιμοποιείτε. Αλλά είναι καλύτερα μην το χρησιμοποιήσει στο RTL, διότι αντανακλά αντίγραφο του υλικού.
 
τη χρήση των βρόχων (και για λίγο) καταναλώνει πολύ υλικό και ο τότε προκύπτει συνολική απώλεια συχνότητα. ως εκ τούτου, είναι σκόπιμο να αποφευχθεί για βρόχων σε RTL κωδικοποίηση. και το εργαλείο σύνθεσης διαδραματίζει επίσης σημαντικό ρόλο mojor.
 
για Verilog HDL, όπως λέει το όνομά του, είναι μια γλώσσα για να περιγράψει ένα κύκλωμα. ώστε να μπορείτε να μην εξαρτάται από την σύνθεση εργαλείο για τη δημιουργία κυκλώματος σας πριν σχεδιάσει το itselfe κύκλωμα. όπως ο κώδικας για (i = 0, i
 
στην πραγματικότητα ο βρόχος for είναι synthesizable επειδή είμαστε mentionong το constat ότι είναι το τέλος του βρόχου για (1 = 0? θ
 
[Quote = anilkumarv] Είναι synthesizable αλλά είναι πάντα προειδοποιούνται ότι για την βρόχοι δεν πρέπει να χρησιμοποιούνται σε RTL κωδικοποίηση. Αυτό οφείλεται στο γεγονός ότι καταναλώνει πολλούς πόρους (όπως η περιοχή etc.etc). Ωστόσο u μπορεί να το χρησιμοποιήσει σε συμπεριφοράς κωδικοποίηση becuse δεν συνθέσουν κώδικες συμπεριφοράς. [/Quote] Anil Kumar, μπορεί να πει u πώς η αύξηση των πόρων με τη χρήση looping συνθήκες
 
Είναι σαφές ότι πρέπει κανείς να είναι προσεκτικός για να κάνει για βρόχους synthesizable (κατ 'ουσίαν, βεβαιωθείτε ότι ο τερματισμός βρόχου βρίσκεται σε κάποια σταθερά). Θα ήθελα να διαφωνήσω ότι "δεν πρέπει να χρησιμοποιείται" ... φαινομενικά γιατί "καταναλώνουν υπερβολική περιοχή". Θα έχουν τη θέση τους όσον αφορά την απλούστευση κωδικοποίηση. Ένα παράδειγμα θα μπορούσε να εκτελεί ανίχνευση άκρη σε έναν πίνακα τιμών, για παράδειγμα: ακέραιος i? Πάντα @ (posedge CLK) αρχίζουν για (i = 0, i
 
Το απλό πράγμα είναι ότι, αν u είναι σε θέση να σκεφτούμε την εφαρμογή τότε μηχανή σύνθεσης μπορεί επίσης να σκεφτούμε:)
 
Έχω μια παρόμοια ερώτηση σχετικά για βρόχους. Ας πούμε ότι γράφω:
Code:
 ξεκινήσει για (i = 0? Θ
 
Αυτό είναι synthesisable, αλλά δεν είναι χρήσιμο κώδικα, όταν χρησιμοποιεί το κλείδωμα ανάθεση. Θα έχει ως αποτέλεσμα την αντιγραφή mem [0] για να mem [1] .. mem [6] και τον μηδενισμό Mem [7]. Ένας βρόχος HDL δεν είναι ποτέ "εκτελούνται σειριακά", αξιολογείται διαδοχικά, αλλά εκτελούνται παράλληλα. Χρησιμοποιώντας nonblocking "
 
[Quote = FVM] Αυτό είναι synthesisable, αλλά όχι χρήσιμο κώδικα, όταν χρησιμοποιεί το κλείδωμα ανάθεση. Θα έχει ως αποτέλεσμα την αντιγραφή mem [0] για να mem [1] .. mem [6] και τον μηδενισμό Mem [7]. Ένας βρόχος HDL δεν είναι ποτέ "εκτελούνται σειριακά", αξιολογείται διαδοχικά, αλλά εκτελούνται παράλληλα. Χρησιμοποιώντας nonblocking "
 
Εντάξει έτσι καταλάβουν ότι μόνο κατά τη διάρκεια της προσομοίωσης αυτό πρόκειται να εκτελεστεί σειριακά, εκτός εάν χρησιμοποιώ μια nonblocking ανάθεση. διορθώνει τον κωδικό μου, έτσι ώστε αντικατάσταση mem [7] έχει νόημα ... :)
Code:
 ξεκινήσει εξόδου
 
βρόχοι είναι synthesisable με τη δημιουργία δήλωση
 

Welcome to EDABoard.com

Sponsor

Back
Top