Verilog-Ένα μοντέλο για αποκωδικοποιητή δυαδικό-to-θερμόμετρο

S

sharkies

Guest
Είμαι γράφετε ένα Verilog-A μοντέλο για αποκωδικοποιητή δυαδικό σε θερμόμετρο. ΔΕΝ Verilog! Για έναν αρχάριο σαν εμένα, αυτό είναι αρκετά δύσκολο ... Νομίζω ότι Παίρνω συγχέεται με όλα τα Verilog, Verilog-AMS, Verilog-A σύνταξη: κραυγή: τα λάθη συγκεντρώνει παντού, πραγματικά απογοητευτικό πάρω 3bit εισόδου, και χρειάζεται να εμφανίσετε 8bit ... Έγραψα έναν κωδικό που μετράει το συνολικό αριθμό του σήματος εξόδου θερμόμετρο που πρέπει να είναι υψηλή μπορεί κάποιος να με βοηθήσει έξω ugh ..
 
Μπορείτε εύκολα να κάνετε τις παράγουν κατασκευή, στην αναλογική μπλοκ. Πρώτα πρέπει να μετατρέψετε δυαδική είσοδο σας (δηλαδή στο [2:00]) σε έναν ακέραιο αριθμό (π.χ. άθροισμα) και στη συνέχεια να χρησιμοποιήσετε ένα για βρόχο όπως και στο απόσπασμα που ακολουθεί.
Code:
 αναλογική αρχίσει ποσό = 0? Παράγουν i (0,2) = άθροισμα άθροισμα + ((V (σε [i])> VT) 1:00;) * pow (2, i)? Για (i = 0? εγώ
 
Ευχαριστούμε μια δέσμη, το πρόβλημα λυθεί:)
 

Welcome to EDABoard.com

Sponsor

Back
Top