VDD GND pad instantiation

[jelydonut]

Πώς exactically θα πρέπει να προσδιορίζει στην xxx_pad.v μου το VDD και GND instantiations μαξιλάρι, ώστε το λογισμικό διάταξη ξέρει να συνδεθείτε πούμε VDD δαχτυλίδι με VDD pad; Αυτό είναι το πώς προσπάθησα .. module blah_pad (/ / είσοδοι vdd_pad, gnd_pad, clk_pad, κλπ. .. / / έξοδοι, κλπ..)? vdd_pad εισόδου? gnd_pad εισόδου? clk_pad εισόδου? εισόδου κλπ?. κλπ. εξόδου?. GNDALL gnd_pad (GND (gnd_pad. ))? VDDALL vdd_pad (VDD (vdd_pad))?. κλπ.. endmodule .. δεν φαίνεται να είναι σωστό αν και .. jelydonut

 

[zhustudio]

Για μαξιλάρι POWER παράδειγμα, μπορείτε να γράψετε Verilog κώδικα απευθείας στη κορυφή μονάδα επιπέδου ή μονάδα pad. Ακριβώς όπως αυτό PVDD vdd1 ()? PVSS vdd1 ()? Για pad εξουσία δεν έχουν καρφίτσα στην περιγραφή Verilog. Γι 'αυτό μην χρησιμοποιείτε καρφίτσα στο παράδειγμα. Μπορείτε εργαλεία PNR θα αναγνωρίσει αυτό, όπως αστρο και αντιμετωπίζουν. καλή τύχη