Tutorials / πληροφορίες σχετικά με FGPA με ADC Εφαρμογή

[Budda]

Καλά ανάπτυξη im έναν πίνακα με ένα ADC που είναι συλλογή δεδομένων και την φτύσει σειριακά. Έχει προταθεί για μένα ότι θα πρέπει να χρησιμοποιήσετε ένα FPGA με το ρολόι του το σειριακό δεδομένα μέσω ενός από sclk και τα δεδομένα έξω, και στη συνέχεια το buffer και μέσο όρο των στοιχείων με βάση ένα κυλιόμενο φίλτρο και στη συνέχεια να φτύνουν το μέσο όρο των δεδομένων από τα δεδομένα σε ένα λεωφορείο και τη διεύθυνση στην κύρια μικρο. Αν καταλαβαίνετε τα παραπάνω είναι κάτι σαν αυτό είναι δυνατόν με ένα FPGA; και αν ναι, όταν η γη μπορώ να ξεκινήσω, i είδος καταλαβαίνουν τι είναι το FPGA είναι και πώς λειτουργεί, αλλά μπορεί να βρει πουθενά ότι θα με βοηθήσει να το μεταφράσει. Προσπάθησε xilinx.com αλλά ήταν ως επί το πλείστον ασυναρτησίες για μένα lol Cheers

 

[k4iNz0w]

Έχετε μια πολύ δρόμο να διανύσουμε Υπάρχουν καλές tutorials FPGA και οδηγοί HDL εκεί έξω. Κοιτάξτε για παράδειγμα τους παρακάτω συνδέσμους: http://www.fpga4fun.com http://www.doe.carleton.ca/ ~ jknight http:/ / www.aldec.com/Downloads/ http://www.doulos.com/knowhow/

 

[lucbra]

Η ανάγκη για μια PLD (FPGA ή CPLD) εξαρτάται από ορισμένες παραμέτρους IMHO. Ταχύτητα, πλάτος databus, προεπεξεργασία ανάγκη, κλπ. Υπάρχουν επίσης ΚΔΚ με μια σειριακή έξοδο (ως επί το πλείστον χρησιμοποιείται σε audio σειρά). Αν έχετε ένα υψηλής ταχύτητας (ADC> 100MSPS) θα έχετε πολλά προβλήματα που παίρνουν τα δεδομένα από ότι ADC στο μP ή μC. DSP Αλυκές έχουν καλύτερες δυνατότητες για την επεξεργασία αυτών των ρευμάτων δεδομένων. Αν θέλετε ένα ψηφιακό φίλτρο μπροστά από το DSP σας / μP, και ένα σειριακό έξοδο, αυτή τη στιγμή υπάρχει μόνο μία επιλογή FPGA + SerDes (έστω και όχι ολοκληρωμένη). A, X και L τα προϊόντα σε αυτόν τον τομέα. (Stratix, Virtex2, XPGA). Μερικά από τα ADCs είναι μόνο σε θέση να παρουσιάσει τα δεδομένα (πλήρη συντελεστή) σε λειτουργία διαφορικό (LVDS, ECL). Και πάλι, τότε θα απαιτήσει τόσο κόλλα να προ-διαδικασία. Ελπίδα αυτό βοηθά