SystemVerilog

[ZeleC]

i ήμουν ανάγνωση ορισμένων άρθρων σχετικά με systemverilog, αυτές r λέγοντας ότι είναι το μέλλον, και ότι "VHDL είναι νεκρός";;;
im αρχίζουν να μαθαίνουν VHDL, ναι, ποια θα πρέπει να σταματήσουν και να στραφούν σε Verilog.
και κάνει κάθε οργανισμός ξέρει πού να εργαλεία και tutorials για SystemVerilog, ή δεν υπάρχει ακόμα;;;
thx

 

[joe2moon]

Magellan είναι μέρος της Synopsys' Discovery Έλεγχος πλατφόρμα.
Magellan έχει κατασκευαστεί για να υποστηρίξει την SystemVerilog γλώσσα.

Synopsys είπε ....
1.VCS υποστηρίζει ήδη SystemVerilog 3.0 σε μια ελεγχόμενη-διαθεσιμότητα
βάση, με τη γενική διαθεσιμότητα κατά το τέταρτο τρίμηνο.
2.Design Compiler θα υποστηρίξει SystemVerilog 3,0 βήτα για τους πελάτες
αρχίζοντας αυτό το τρίμηνο.
3.Διατύπωση θα ακολουθήσουν κατά το πρώτο τρίμηνο του 2004.
4.VCS Vera και θα υποστηρίξει SystemVerilog 3,1
αρχίζοντας από το πρώτο εξάμηνο του επόμενου έτους.

ref:
h ** p: / / www.eedesign.c0m/story/OEG20030512S0061
-------------------------------------------------- --------------------------------
Βλέπε το θέμα:
h ** p: / / www.elektroda.pl/eboard/viewtopic.php?t=28538&highlight=systemverilog
Για SystemVerilog 3,0 πρότυπο. Pdf αρχείο

 

[gauiver]

κυρίως στην άμυνα secteor προηγουμένως VHDL WAd χρησιμοποιούνται.wsa που αναπτύχθηκε μετά από κάποιες διαδικασίες που διέρχεται από Adda και άλλες γλώσσες όπως αυτό, αλλά για τους ανθρώπους της αγοράς ήταν δύσκολο για αυτούς να χρησιμοποιούν VHDL, becaz της σύνταξης και πρέπει να ορίσετε σχεδόν τα πάντα, αλλά (VHDL) δίνει τον καλύτερο έλεγχο .αλλά το θέμα είναι πραγματικά ανάγκη και κάνουμε ότι πολύ έλεγχο;Έχω εμπειρία στο verilog.i δείχνουν ότι θα πάει και μέσω verilog, την πολύ εύκολη, τότε θεωρούν επίσης υλικού VHDL becaz προγραμματιστής θα πρέπει να γνωρίζουν ή έχουν ιδέα από αυτά τα soime αν είναι δυνατόν, αλλά αυτός θα πρέπει επίσης να αρχιτεχνιτών programingof ένα.και verilog είναι εύκολο.επίσης και πρόστιμο VHDL μπορεί να verilog μετατροπείς.αυτό είναι ένα απλό βιβλίο και να βρείτε περισσότερα βιβλία για elektroda.
αν χρειάζεστε περαιτέρω βοήθεια ή υλικό τότε κάνουμε πες μου
Λυπούμαστε, αλλά χρειάζεται login για να δείτε αυτό το συνημμένο

 

[gauiver]

κυρίως στην άμυνα secteor προηγουμένως VHDL WAd χρησιμοποιούνται.wsa που αναπτύχθηκε μετά από κάποιες διαδικασίες που διέρχεται από Adda και άλλες γλώσσες όπως αυτό, αλλά για τους ανθρώπους της αγοράς ήταν δύσκολο για αυτούς να χρησιμοποιούν VHDL, becaz της σύνταξης και πρέπει να ορίσετε σχεδόν τα πάντα, αλλά (VHDL) δίνει τον καλύτερο έλεγχο .αλλά το θέμα είναι πραγματικά ανάγκη και κάνουμε ότι πολύ έλεγχο;Έχω εμπειρία στο verilog.i δείχνουν ότι θα πάει και μέσω verilog, την πολύ εύκολη, τότε θεωρούν επίσης υλικού VHDL becaz προγραμματιστής θα πρέπει να γνωρίζουν ή έχουν ιδέα από αυτά τα soime αν είναι δυνατόν, αλλά αυτός θα πρέπει επίσης να αρχιτεχνιτών programingof ένα.και verilog είναι εύκολο.επίσης και πρόστιμο VHDL μπορεί να verilog μετατροπείς.αυτό είναι ένα απλό βιβλίο και να βρείτε περισσότερα βιβλία για elektroda.
αν χρειάζεστε περαιτέρω βοήθεια ή υλικού ή η δυσκολία στην κατανόηση κάνετε αυτό τότε πες μου έχω λίγο περισσότερο υλικό
Λυπούμαστε, αλλά χρειάζεται login για να δείτε αυτό το συνημμένο

 

[mosalem2003]

http://www.ovi.org/SystemVerilog_3.0_LRM.pdf

Η σύνδεση αυτή είναι για την τεκμηρίωση SystemVerilog ...

Μπορείτε να επισκεφθείτε την ιστοσελίδα και να ελέγξετε www.eda.org alll tehnical επιτροπές που εργάζονται για την SystemVerilog εντός Accellera ..Μπορείτε επίσης να έχουν την ευκαιρία να subscibe στην mailing τους ανακλαστήρες ...
Θα πρέπει να μάθουμε SystemVerilog σαν και εσάς και ελπίζω ότι θα μπορούσα να βρείτε ένα φροντιστήριο ή οτιδήποτε για αυτό .... Επίσης, φαίνεται ότι μας VHDL θα είναι τόσο κατάλληλο μόνο για την FPGA τομέα ..Αλλά για όλα ASICS πω ότι το μέλλον, εάν για SystemVerilog.Ελπίζω ότι θα μπορούσαν να διατηρήσουν το ρυθμό με τα αγωνιστικά τεχνολογία .....
Με τις καλύτερες ευχές,

Mohamed Salem

 

[seeya]

Η επόμενη έκδοση - SystemVerilog3.1--θα ξεκινήσει τον Ιούνιο του τρέχοντος έτους.

 

[ZeleC]

hello, ενώ ψάχνουν για systemverilog i βρέθηκαν SystemVerilog3.1 σχέδιο σχετικά με αυτό το site:
http://www.eda.org/sv-ec/hm/0279.html