SystemVerilog - τυχαία testbench για MUX;

[brenox]

Γεια σου, είμαι προσπαθούμε να κάνουμε μια τυχαία κάλυψη της σειράς.Για αυτό είμαι πρώτος προσπαθεί να κάνει μια testbench για MUX 2:1.Στην πραγματικότητα έχω ήδη έκανε testbench του παρόντος, αλλά δεν είμαι το δικαίωμα να πάρει όταν προσπαθώ να γίνει τυχαία.

Καθένας ξέρει πώς να κάνει μια τυχαία testbench για MUX;

Ευχαριστώ.

 

[www.testbench.in]

Ι συνημμένως αυτά counter παράδειγμα.Καταδεικνύει την κάλυψη της ομάδας και την κάλυψη ισχυρισμό.

Βρείτε το συνημμένο.Για περισσότερες πληροφορίες

www.testbench.in
Λυπούμαστε, αλλά θα πρέπει να συνδεθείτε για να δείτε το συνημμένο