Synopsys DC Βιβλιοθήκη Ερώτηση

[sampham04]

Γεια σου, Το Synopsys DC δοκίμασα την ανάλυση και την επεξεργασία δύο αρχεία που έχω κάπως έτσι: ανάλυση-f Verilog lib/GSCLib_3.0.v αναλύσει-f Verilog src-Trojan-free/uart_scan.v περίτεχνα UART, αλλά να πάρω τις ακόλουθες προειδοποιήσεις: Πληροφορίες: Κτίριο «udp_mux2» το σχέδιο. (HDL-193) Προσοχή: Αδύνατη η εύρεση του «udp_mux2» το σχέδιο σε «έργο» της βιβλιοθήκης. (LBR-1) Πληροφορίες: Κτίριο «udp_dff» το σχέδιο. (HDL-193) Προσοχή: Αδύνατη η εύρεση του «udp_dff» το σχέδιο σε «έργο» της βιβλιοθήκης. (LBR-1) Προειδοποίηση: Σχεδιασμός »uart» έχει ανεπίλυτες αναφορές '3 '. Για περισσότερες πληροφορίες, χρησιμοποιήστε την "σχέση" εντολή. (UID-341) Ξέρω ότι udp_mux2 και udp_dff είναι πρωτόγονοι σε lib/GSCLib_3.0.v έτσι δεν καταλαβαίνω γιατί δεν μπορεί να βρεθεί. Πρέπει να είμαι ανάλυση του αρχείου με διαφορετικό τρόπο; Ή είναι αυτό μια προειδοποίηση ότι μπορώ απλά να αγνοήσει; Ευχαριστώ!

 

[kornukhin]

Πρωτόγονων Βιβλιοθήκη (AND, OR, NOT, DFF ...) θα πρέπει να είναι σε Liberty (. Lib) μορφή. Νομίζω ότι θα πρέπει να έχετε: - που GSCLib_3.0.lib ως link_library - δεν αναλύουν GSCLib_3.0.v

 

[sampham04]

Ο λόγος που έχω να αναλύσει το αρχείο GSCLib_3.0.v είναι επειδή το αρχείο uart_scan.v που έχω συντέθηκε το Cadence. Όλα τα αρχέτυπα βιβλιοθήκη που Cadence χρήσεις είναι στο αρχείο GSCLib_3.0.v. Χρησιμοποιώντας αυτό το αρχείο το κανονικό (και, ή, όχι, DFF ...) αρχέτυπα που χρησιμοποιούνται στο αρχείο uart_scan.v μπορεί να βρεθεί εκτός από το udp το οποίο ανέφερα προηγουμένως.

 

[kornukhin]

RTL Compiler (από Cadence) χρειάζεται επίσης. Lib αρχείο για να συνθέσει.

 

[sampham04]

Σωστά, νομίζω ότι όποιος έχει συνθέσει το κύκλωμα στο Cadence χρησιμοποιείται το. Lib αρχείο, αλλά είμαι τώρα προσπαθεί να χρησιμοποιήσει αυτό το Cadence σύνθεση κώδικα με τα εργαλεία Synopsys έχω επειδή είμαι εξοικειωμένος με Cadence. Το πρόσωπο που η βιβλιοθήκη σε Verilog κώδικα έτσι ώστε οι ορισμοί των ενοτήτων που Cadence χρήσεις είναι διαθέσιμες. Έχω μόνο πρόβλημα που παίρνει ο χρήστης ορίζεται αρχέτυπα στη βιβλιοθήκη ότι ο Compiler Σχεδιασμός εξετάζει. Υπάρχουν ορισμοί των ενοτήτων που καθορίζουν όλες τις ands και ΙΑΠ που χρησιμοποιούνται, καθώς και από την ανάλυση των αρχείων lib/GSCLib_3.0.v τους ορισμούς αυτούς μπορούν να χρησιμοποιηθούν στο αρχείο uart_scan.v στο Compiler σχεδίασης. Για κάποιο λόγο, σε αντίθεση με τις ενότητες σε GSCLib_3.0.v, δεν είναι ο χρήστης που ορίζεται αρχέτυπα που προστίθεται ως σχέδια για τη βιβλιοθήκη, ώστε να μπορούν να βρεθούν κατά την εκπόνηση uart_scan.v.

 

[kornukhin]

Καταλαβαίνω το πρόβλημά σας, αλλά DC χρειάζεται χρόνο και τη λειτουργική πληροφορίες από. Lib. Ακόμα κι αν βρίσκετε κάπως udp_mux2/udp_dff πηγαίο κώδικα Verilog δεν μπορείτε να συνθέσουν μονάδα σας ή να κάνετε ανάλυση χρονισμού ή ανάλυση ενέργειας με τη χρήση DC. Verilog αρχεία δεν περιέχει όλες τις απαραίτητες πληροφορίες. Προσπαθήστε να βρείτε GSCLib.lib μέσα Cadence κατάλογο εγκατάστασης.

 

[wsong0210]

βεβαιωθείτε μονοπάτια αναζήτησή σας έχουν * Εδώ *: όλες οι βιβλιοθήκες του σχεδιασμού που έχουν αναλύσει.

 

[sampham04]

Έτσι, αν βρω αυτό. Lib αρχείο με το χρόνο και τη δύναμη πληροφορίες ανάλυση, στη συνέχεια, να συμπεριλάβω μόνο ότι στη βιβλιοθήκη και θα λειτουργήσει; Θα ήθελα απλώς να αναλύσουμε για να το συμπεριλάβει στη βιβλιοθήκη ή να χρειάζεται να χρησιμοποιήσετε μια άλλη εντολή; Έχω ένα. SDF αρχείο που έχει πληροφορίες χρονισμού, αλλά νομίζω ότι η link_library θα πάρει μόνο. ​​Db αρχεία.

 

[kornukhin]

. Για να δημιουργήσετε αρχείο db χρειάζεστε: 1. Ανοίξτε DC 2. read_lib gsclib.lib 3. write_lib gsclib-o gsclib.db Για να το χρησιμοποιήσετε που target_library gsclib.db που link_library {*} gsclib.db