Post χάρτη προσομοίωση σε Xilinx ISE 10,1

[tariq786]

Γεια σου,
Κάνω το σύνολο FPGA σχεδιασμός ροής για AES (Advanced Encryption Standard Core). Η προσομοίωση της συμπεριφοράς στην modelsim έργων πρόστιμο αλλά όταν τρέχει μετά το μεταφράσει ή μετά την προσομοίωση σε χάρτη modelsim, έχω 0 στην έξοδο που είναι η έξοδος είναι πάντα 0.

Γιατί είναι αυτό;

Οποιαδήποτε ιδέα;Είμαι προσομοιώνει σωστά;ή πρέπει να κάνω περισσότερα για την προσομοίωση;
Παρακαλώ επιτρέψτε μου να το γνωρίζω.

Ευχαριστώ

Kind Regards

 

[barath_87]

Νομίζετε ότι κάθε εγκατάσταση ή να διαθέτουν χρόνο για παραβίαση βρεθώ μέχρι modelsim κονσόλα σας ...

 

[tariq786]

i dont δεν βλέπουμε.

 

[thiagu_comp]

Γεια σου,
ελέγξτε εάν SDF προειδοποιήσεις και τα σφάλματα δεν είναι άτομα με ειδικές ανάγκες στην προσομοίωση.αν είναι απενεργοποιημένη, δεν θα δείτε τυχόν λάθη.