pls διευκρινίσει αμφιβολίες μου για την καθυστέρηση διάδοσης

[m_ratheesh_k]

Γεια σου, μπορεί κάποια από pls calrify αμφιβολία μου Έστω A & B είναι δύο εισόδους της πύλης NAND. Πείτε το σήμα Α φτάνει στην πύλη NAND αργότερα από ό, τι σήμα B. Για τη βελτιστοποίηση καθυστέρηση, από τις δύο σειρές εισόδους NMOS Α & Β, ποιο θα τοποθετούσατε κοντά στην έξοδο; γιατί; Χάρη MRK

 

[tdminion]

«Α» πρέπει να είναι πιο κοντά στην έξοδο. Αν Β ενεργοποιείται πρώτο, τότε ο κόμβος μεταξύ Α και Β μπορούν να απορρίπτονται στο '0 ', έτσι ώστε όταν «Α» ενεργοποιείται, η διαδρομή από την «έξοδο» προς αναφοράς (GND) είναι μόνο μέσω των τρανζίστορ NMOS 1. Αυτό ακούγεται σαν μια ερώτηση στο σπίτι;