Inverter

G

Guest

Guest
γεια

Ποια θα είναι η μεταφορά μιας καμπύλης inverter αν αλλάξω VDD και VSS;

 
Εάν αλλάξετε VDD VSS και θα καταστρέψει το inverter.

 
ΜΕ έγραψε:

Εάν αλλάξετε VDD VSS και θα καταστρέψει το inverter.
 
Θα συμφωνήσω με τα βασικά "HCM_Bucat», αλλά έχει επιπλέον πληροφορίες.Θα μπορούσε κανείς να το ονομάσουμε το υποβαθμισμένο buffer (ατελώς προσπαθεί να χαρτογραφήσει την κατάσταση εισόδου στην έξοδο κατάσταση), αν και VSS VDD έχουν αντιστραφεί.Και δεν είναι απαραίτητα VSS έδαφος, πιο συγκεκριμένα, είναι είτε αρνητικό έδαφος ή εφοδιασμού (σε σχέση με VDD).

Η συσκευή σε ισχύ PMOS γίνεται "pull-down" η συσκευή και η συσκευή γίνεται NMOS pull-up συσκευή, ακριβώς το αντίθετο από ό, τι κάνουν καλύτερα.

] the output can be pulled down to no lower than Vtp (V threshold for the PMOS device) instead of zero.

Το προϊόν μπορεί να έλκονται, με ανώτατο όριο | VDD - Πέμπτο |, όπου είναι το Πέμπτο NMOS όριο τάσης και [επιπλέον],
η παραγωγή μπορεί να σύρεται προς τα κάτω για να μην υπερβαίνει Vtp (V όριο για το PMOS συσκευή), αντί του μηδενός.

Περίπτωση 1
= 0 εισόδου, εξόδου = 0 Vtp
Περίπτωση 2
= 5V εισόδου, εξόδου = | 5V - Πέμπτο |

 
Μήπως αυτό σημαίνει ότι αυτό το inverter μπορεί να χρησιμοποιηθεί για τον περιορισμό της τάσης swing;

 
golfbumb έγραψε:

Θα συμφωνήσω με τα βασικά "HCM_Bucat», αλλά έχει επιπλέον πληροφορίες.
Θα μπορούσε κανείς να το ονομάσουμε το υποβαθμισμένο buffer (ατελώς προσπαθεί να χαρτογραφήσει την κατάσταση εισόδου στην έξοδο κατάσταση), αν και VSS VDD έχουν αντιστραφεί.
Και δεν είναι απαραίτητα VSS έδαφος, πιο συγκεκριμένα, είναι είτε αρνητικό έδαφος ή εφοδιασμού (σε σχέση με VDD).Η συσκευή σε ισχύ PMOS γίνεται "pull-down" η συσκευή και η συσκευή γίνεται NMOS pull-up συσκευή, ακριβώς το αντίθετο από ό, τι κάνουν καλύτερα.
] the output can be pulled down to no lower than Vtp (V threshold for the PMOS device) instead of zero.
Το προϊόν μπορεί να έλκονται, με ανώτατο όριο | VDD - Πέμπτο |, όπου είναι το Πέμπτο NMOS όριο τάσης και [επιπλέον],
η παραγωγή μπορεί να σύρεται προς τα κάτω για να μην υπερβαίνει Vtp (V όριο για το PMOS συσκευή), αντί του μηδενός.Περίπτωση 1

= 0 εισόδου, εξόδου = 0 Vtp

Περίπτωση 2

= 5V εισόδου, εξόδου = | 5V - Πέμπτο |
 
lokeyh έγραψε:

Μήπως αυτό σημαίνει ότι αυτό το inverter μπορεί να χρησιμοποιηθεί για τον περιορισμό της τάσης swing;
 
τότε o / p swing θα μειώνει .. επίσης κάποιες προκαταλήψεις υπόστρωμα θα τεθεί σε ισχύ εικόνα ..

 
καρότο έγραψε:

γειαΠοια θα είναι η μεταφορά μιας καμπύλης inverter αν αλλάξω VDD και VSS;
 

Welcome to EDABoard.com

Sponsor

Back
Top