Ethernet Σχεδιασμός doc και VHDL κώδικα

T

Tan

Guest
Είμαι σε φρεσκότερο προγραμματισμού VHDL και έχω να κώδικας ethernet .. σε VHDL ..
Μπορεί κάποιος παρακαλώ να μου σχετικό έγγραφο ..
Ελπίζοντας για την απάντηση ..

PS: Αν κάποιος έχει το έγγραφο με τον κωδικό παρακαλώ βοηθήστε με τις
Εις υγεία

 
πηγαίνετε στο www.opencores.org .. περιηγηθείτε τα πυρήνες .. υπάρχουν αρκετά εκεί

 
Σας ευχαριστώ πολύ για την απάντησή σας ...
Infact πήγα μέσω αυτού του site και κατέβασα τον κώδικα και τα έγγραφα που well.however είμαι σε θέση να πάρετε το περιεχόμενο του εγγράφου και τον κωδικό ...
Σας παρακαλώ να με ενημερώσετε εάν έχετε οποιαδήποτε άλλη πηγή ..
εις υγεία

 
Αγαπητός
u να βρείτε το πλήρες Verilog κώδικα από opencores.org
Προσπάθησα να ψάξει για τον κώδικα σε VHDL, όμως, δεν θα μπορούσα να το βρω

Αν κάποιος έχει, παρακαλώ να μου στείλετε
Ευχαριστώ
Mohammad

 
Εδώ είναι .......

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Πολύ Καλή" border="0" />10G πυρήνα δούλεψα για .....

 
Ίδιο πρόβλημα, Guru59 ευχαριστώ!

Είναι δυνατόν να επικοινωνήσετε με τον συγγραφέα, προκειμένου να αποκτήσουν άλλα έγγραφα;

 
Μπορείτε να βρείτε ενδιαφέρον αυτό το έργο.

Το έργο αυτό θέτει σε εφαρμογή τα χαμηλότερα στρώματα του προτύπου στοίβα TCP / IP βασίζεται στην ελεύθερη κώδικα από το Πανεπιστήμιο του Κουίνσλαντ: στοίβα IP
....
Ο σχεδιασμός είναι VHDL προσομοίωση και επίσης συνθέσει και να ελέγχονται για την προσομοίωση σύνθεση, καθώς και μετά.
Η σύνθεση γίνεται με το ελεύθερο εργαλείο Xilinx: Release 10.1.03 - xst.
....
Η σύνθεση μετά γίνεται επίσης σε Verilog.Το επί του σκάφους μοντέλο προσομοίωσης μνήμη VHDL έχει αντικατασταθεί από ένα μοντέλο VPI (C-διεπαφή προγραμματισμού στην Verilog HDL).http://bknpk.no-ip.biz/my_web/IP_STACK/start_1.html

 

Welcome to EDABoard.com

Sponsor

Back
Top