A
Azrael
Guest
Γεια σε όλους Όταν σχεδιάσουμε ένα multi-chip τάσης, η DDR goto μια αυτο-ανανέωσης κατάσταση όταν η CKE είναι χαμηλές. Ωστόσο, η βασική λογική του τσιπ είναι δύναμη προς τα κάτω, εάν ο ελεγκτής DDR και DDR PHY γίνονται δύναμη κάτω, ποιος θα κρατήσει το CKE κάτω; Μήπως το σκοπό αυτό από εξωτερικούς pullup / κάτω;