buffer

[al_extreme]

Im αναζητούν methode για την προστασία των ioport FPGA μου.Io μου τρέχει στα 100 MHz και χρειάζομαι μια βουτιά ή plcc pakage.Χρειάζομαι έντασης και τάσης προστασίας.Ευχαριστώ για τη βοήθειά σας

 

[ashishjindal76]

γεια

ur ερώτηση δεν είναι σαφής.yu θέλουν να προστατεύσουν ur λιμάνι.οποία απαιτεί την εφαρμογή n προστασίας για ποιο σκοπό u ανάγκη βουτιά ή plcc πακέτοαντίο
Ashish

 

[tlp71@hotmail.com]

Τι εννοείς;

να εργαστούν σε 100 MHz χρειάζεστε ένα τελευταίες συσκευές FPGA, πολλά από αυτό είναι 3.3V και δεν είναι μόνο 5 κατά tolerants, τάση η οποία θα χρησιμοποιούσατε;
Εάν εισαγάγετε μια ζώνη πρέπει να χρησιμοποιήσετε μια πολύ γρήγορη συσκευή με άλλο τρόπο να κόψετε συχνότητα σας

 

[al_extreme]

Συγγνώμη για κακή αγγλικά μου.I curruently εργασίας για αναλυτή Logic για φοιτητής, θέλω να προστατεύσω την είσοδο, π.χ. αν ο φοιτητής έκανε μια κακή σύνδεση της απομόνωσης δεν θα έσπασε το FPGA.Για το λόγο αυτό θέλω ένα εύκολο για να καταργήσετε και να θέσει ένα άλλο easely.Η χρήση ενός Σπαρτιάτη 2e FPGA σας ευχαριστώ πολύ mutch για τη βοήθειά σας!

 

[tom_hanks]

Hiya,
u προστασία IO KNW είναι πάντα το πρόβλημα ..
Υποθέτω FPGA ν εσωτερική λογική δεν θα λύσει το πρόβλημα ..

u μπορεί να χρειαστεί να καταβάλουν ιδιαίτερες PCB για αυτό ..
Πάρτε όλες τις μεγάλες καρφίτσες στα σημεία δοκιμών ..
και να γράφει με σαφήνεια ότι η καρφίτσα της εισόδου ή εξόδου καρφίτσα ..
και αν είναι δυνατόν, ο αριθμός PIN, επίσης, ότι με ..

coz headach του με άλλο τρόπο για να μετρήσει καρφίτσες ξανά ν ξανά ..

tom

 

[Guest]

μέση u, u απλά θέλετε να βεβαιωθείτε ποιο πακέτο των u FPGA θα πρέπει να επιλέξετε, δεν u?
ή να σχεδιάσουν ένα προστασία ciucuit;

αν η συσκευασία των FPGA, προτείνω PLCC, επίσης, u θα μπορούσε να χρησιμοποιήσει υποδοχή τσιπ Carrie για PLCC.
στο σχεδιασμό μου, εγώ χρήση CPLD, EPM7128SLC84, για την αφαίρεση αυτό γρήγορα, αγόρασα μία πρίζα PLCC.

και να σχεδιάσει έναν πίνακα demo, έχω χρησιμοποιήσει 4 επικεφαλίδες για τις καρφίτσες io του CPLD, όλες τις καρφίτσες io coludn't συνδεθεί άμεσα με την αντίστοιχη ακίδες τους άλλους μάρκες στο διοικητικό συμβούλιο.

 

[bibo1978]

Δεν είμαι βέβαιος τι ρωτάτε έτσι θα ζητήσω κάποια ερώτηση ελπίζω ότι αυτό μπορεί να αποσαφηνίσει και να μας βοηθήσουν να σας βοηθήσει.

Κάνεις ένα σχέδιο PCB;
Τι είδους Εργαστηρίου που χρησιμοποιείτε, και το είδος των χρηστών;
Θέλετε να ανεχθεί 5-V σηματοδοσίας για την IO της SpartanIIE;
Τι είναι / θα είναι η descrete πρότυπα Τάσης συστατικά PCB σας;
Μπορείτε να χρησιμοποιήσετε ένα BGA FPGA στο συμβούλιο σας;

χαιρετισμοί

 

[al_extreme]

Im κάνοντας μια σχεδίαση μιας πλακέτα με Σπαρτιάτης 2e 208 ακίδων.Είμαι οικοδόμηση logique αναλυτή στα 100 MHz.Αυτό γίνεται, αλλά Ψάχνω για έναν τρόπο για την προστασία των εισροών.

Παράδειγμα, αν κάνω λάθος ένα μυρμήγκι θέσει 12 βολτ για την είσοδο, θέλω ένα στοιχείο για την προστασία του.Mathers δεν είναι αυτό το συστατικό έσπασε σε 12 βολτ, αλλά χρειάζομαι ένα πακέτο σε μια πρίζα για να το αλλάξετε εύκολα plcc ή βουτιά.

Σας ευχαριστώ πολύ mutch για τη βοήθειά σας

 

[Git]

Έχω δει τέτοια πράγματα, αλλά δεν μπορώ να θυμάμαι πού.Θα μπορούσατε να φτιάξετε το δικό σας μικρό PCB.τσιπ στην κορυφή, καρφίτσες επισημαίνοντας του βυθού σε ένα πίνακα πλέγμα καρφίτσα ή κάτι τέτοιο.Git

 

[power-twq]

μπορείτε να συνδέσετε μια συσκευή διακόπτη λεωφορείο (στην πραγματικότητα μια αντίσταση που μπορεί να είναι ανοιχτή

ή κλειστό) μεταξύ λιμένων IO FPGA σας και η άλλη συσκευή στο ταμπλό.

με τις καλύτερες ευχέςal_extreme έγραψε:

Im αναζητούν methode για την προστασία των ioport FPGA μου.
Io μου τρέχει στα 100 MHz και χρειάζομαι μια βουτιά ή plcc pakage.
Χρειάζομαι έντασης και τάσης προστασίας.
Ευχαριστώ για τη βοήθειά σας