W
wonka
Guest
Γεια σας, Σας παρακαλώ βοηθήστε με με την εκπόνηση του έργου: Πρόκειται για Λόγος λαθών δυαδικών ψηφίων σχεδιασμό δοκιμαστή για τη μονάδα RF. Ο σχεδιασμός απαιτεί sequencer κτιρίου και του δέκτη σε ένα CPLD (συσκευή: MAX7000). Η μεταφορά sequencer Bit Stream για να την RF ενότητα ως δεδομένα εισόδου, από την άλλη πλευρά, ο δέκτης να πάρω τα δεδομένα εξόδου από την ενότητα RF και ταμείο το ποσοστό λάθους bit. Φυσικά ο σχεδιασμός εργάζεται σε λίγο συγχρονισμό. Μπορεί κανείς να παρέχουν όλες τις χρήσιμες αναφορές ή να δώσει τη μέθοδο της υλοποίησης ορισμένων τεχνικών για αυτό το desgin; Σας ευχαριστώ πολύ!