B
Bajaj
Guest
Γειά
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Χαμόγελο" border="0" />Έχω σκάφους με stratix Altera FPGA.Λόγω του λάθους σχεδιασμού του σκάφους, MSEL [2:0] είναι πάντα λογική 1.Δεν μπορώ να κοπεί ή να τροποποιήσετε tarce επειδή δεν είναι ορατό (έθαψε).
Μπορώ να χρησιμοποιήσω αυτό το σύστημα;αν ναι τι θ configurtaion πρέπει να χρησιμοποιούν.Μπορώ να χρησιμοποιήσω JTAG configuration;
Ευχαριστώ
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Χαμόγελο" border="0" />Έχω σκάφους με stratix Altera FPGA.Λόγω του λάθους σχεδιασμού του σκάφους, MSEL [2:0] είναι πάντα λογική 1.Δεν μπορώ να κοπεί ή να τροποποιήσετε tarce επειδή δεν είναι ορατό (έθαψε).
Μπορώ να χρησιμοποιήσω αυτό το σύστημα;αν ναι τι θ configurtaion πρέπει να χρησιμοποιούν.Μπορώ να χρησιμοποιήσω JTAG configuration;
Ευχαριστώ