16-bit CD-Audio διαδοχική προσέγγιση ADC;

[Beardsh]

Πριν, I σχεδιαστεί Sigma-Delta ADC.Sigma-Delta είναι η καλύτερη επιλογή για την επίτευξη των 16-bit (SNR -> 96dB) απόδοση.Και Sigma-Delta ADC είναι πολύ πιο εύκολη από ό, τι τα άλλα είδη.Ίσως Sigma-Delta ADC είναι μια δυνατότητα για σας.

 

[Guest]

αν και δεν νομίζω ότι η Sigma-delta ADC είναι εύκολο, αλλά είναι μια καλή επιλογή για την επίτευξη ακρίβειας 16-bit ADC χαμηλή ταχύτητα.

 

[crossbow_123]

skjsun έγραψε:

αυτό είναι όντως εφικτό σε 0,35 ή 0,5 um CMOS um σήμερα δεν βαθμονόμησης ή κόψιμο;
Δεν θέλω να κάνω ένα σίγμα-δέλτα ADC για αυτό το "όριο" ψήφισμα (16 bits, αιτία είναι υψηλή, αλλά δεν είναι υπερβολικά υψηλό για να κρατήσει τη διαδοχική προσέγγιση εκτός επιλογής), μπορεί κάποιος να μου δώσει τις προτάσεις;

 

[uladz55]

Είναι αδύνατο να πάρει 16 bit SAR ADC δεν βαθμονόμησης.
Και είναι σχεδόν αδύνατο να πάρει ακόμη και 12-bit SAR ADC w / o βαθμονόμησης.

Μπορείτε να ελέγξετε για την πρώην.Analog Devices ή MAXIM ADC spec:
AD7440 - 10 bit, AD7440A - 12 bit.
AD7621, MAX195 - 16 bit

Με τις καλύτερες ευχές

 

[maxwellequ]

12 SAR bit είναι ακόμη εφικτή.Πολύ περισσότερο από αυτό, θα πρέπει να τη βαθμονόμηση της εσωτερικής της ΕΑΒ.

 

[Eldo]

Για SAR ADC, 16 bit είναι δύσκολη.Χρειάζεστε ένα 16 bit DAC πρώτη, η οποία είναι ήδη δύσκολη δεν βαθμονόμησης ή κόψιμο.

 

[skjsun]

ευχαριστώ πάρα πολύ, αλλά αν χρησιμοποιείτε διπλή κλίση, για την περίπτωση του 9k δειγμάτων / δευτερόλεπτο, πρέπει να έχετε συχνότητα χρονισμού των περίπου 590 MHz (2 ^ 16 * 9000, επειδή θα πρέπει να υπολογίζει τις 2 ^ 16 = 65536 φορές για να αποφασίσουν επίπεδο το οποίο είναι στο δείγμα), η οποία δεν είναι απολύτως εφικτό, είναι αυτό;

 

[Vamsi Mocherla]

Γεια δοκιμάσετε και το σχεδιασμό με ολοκληρωτικό αρχιτεκτονική.Θα ήθελα να προτείνω μια διπλή κλίση ή ένα quad αρχιτεκτονική κλίση, ώστε να επιτευχθεί η απαιτούμενη ανάλυση.Υπάρχουν σχέδια με την ενσωμάτωση αρχιτεκτονική και την επίτευξη ενός ψηφίσματος 16 bit.Μόνο εσείς θα πρέπει να είναι σε θέση να επιτύχει την ταχύτητα και την καλή αντιστοίχιση συνιστώσα.Και σημαντικότερο, η ταχύτητα είναι ένα κριτήριο.Δεν είμαι σίγουρος αν Ολοκλήρωση ΚΔΚ επίτευξη αυτής υψηλές ταχύτητες.

Αλλά ως επί το πλείστον άνθρωποι προτιμούν δέλτα σίγμα για αυτού του είδους τα ψηφίσματα και

 

[skjsun]

αυτό είναι όντως εφικτό σε 0,35 ή 0,5 um CMOS um σήμερα δεν βαθμονόμησης ή κόψιμο;Δεν θέλω να κάνω ένα σίγμα-δέλτα ADC για αυτό το "όριο" ψήφισμα (16 bits, αιτία είναι υψηλή, αλλά δεν είναι υπερβολικά υψηλό για να κρατήσει τη διαδοχική προσέγγιση εκτός επιλογής), μπορεί κάποιος να μου δώσει τις προτάσεις;