[100 poits] με βοηθήσετε με αυτό το "Ζ" στην αναπαραγωγή n

[kel8157]

Γεια σου, όλα τα

Είμαι χρησιμοποιώντας testbench VHDL και ελεγκτή, η οποία instantitates Verilog ένα μοντέλο (μη-τροποποιήσιμος).Υπάρχει ένα λιμάνι InOut.Στόχος μου είναι να κάνει το "Ζ", "1" ή "0" να εμφανισθεί στην rom_model.hvlt σήμα, δεν τροποποιεί το rom_model.v.

Ωστόσο, σε NCSIM 08,20-s008, θα μπορούσα να βλέπουν μόνο "U" για την κυματομορφή στην testbench, η οποία δεν είναι std_logic αξία ..Και rom_model.hvlt φαίνεται άγνωστο.

Επισυνάπτεται οι κωδικοί και run_sim.csh πρέπει να εκτελέσετε την κατάρτιση και προσομοίωσης.

Ίσως χρειαστεί να τροποποιήσετε το cds.lib να συμπεριλάβει libs IEEE.

Σας ευχαριστώ εκ των προτέρων.<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Ερώτηση" border="0" />(FYI, σε modelsim είναι okie)

100 σημεία που χορηγούνται για τη λύση!

Η rom_model.v δεν πρέπει να τροποποιηθεί γιατί είναι από τον πελάτη.
<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Πολύ Καλή" border="0" />Λυπούμαστε, αλλά θα πρέπει να συνδεθείτε για να δείτε το συνημμένο

 

[kelvin_sg]

Όποιος ξέρει γιατί;

 

[ddet2004]

Hi kel8157,

τα εργαλεία Cadence είναι πολύ αυστηρές.Επειδή Verilog μοντέλο σας δεν ορίζεται hvlt να «Ζ», θα μπορούσε να είναι τα πάντα.Αν διαδρομή σας επιτρέψει σήματα μέσω της ιεραρχίας και να το χρησιμοποιήσουμε ως αντεστραμμένο ώστε να σας επιτρέψει σε TB σας, αυτό σημαίνει ότι μπορείτε που hvlt (το «έξω»-μέρος του inout σας) για να «Ζ» για hvlt_en = '1 'εσάς εγγύηση, ότι μόνο ένα σήμα αυτό οδηγεί tristate σήματος (κατά τη γνώμη μου κάθε InOut tristate είναι ένα μήνυμα, διότι περισσότερες από μία πηγή μπορεί να προωθήσει αυτήν τη γραμμή. ώστε να αποφευχθεί η σορτς, μόνο μία πηγή επιτρέπεται να είναι ενεργό και οι άλλες πηγές πρέπει να να Ζ).
Εάν η hvlt δεν καθοδηγείται από την rom, θα πρέπει να ορίσετε hvlt σε μια είσοδο.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Χαμόγελο" border="0" />Μπορώ να σας δώσω άλλα παραδείγματα που δείχνουν, ότι modelsim είναι μερικές φορές ανακριβείς.

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

Θα ήθελα λοιπόν να μην στηρίζεται σε αυτό το προσομοίωση τόσο

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

.

Επειδή πηγαίο κώδικα λέει πάντα περισσότερο, αποδίδω την αλλαγή κωδικού και κυματομορφή.

Ελπίδα ότι σας βοηθά λίγο.

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />χαιρετισμοί
Λυπούμαστε, αλλά θα πρέπει να συνδεθείτε για να δείτε το συνημμένο

 

[ddet2004]

Συγγνώμη έχω ξεχάσει να αναφέρω ότι στη δική μου περίπτωση το hvlt σήμα δεν είναι «Ζ» (όπως μπορεί να δει στο κύμα).Αυτό είναι επειδή ήμουν να τεμπέλης για να χρησιμοποιήσετε μια δεύτερη δυνατότητα-σήμα.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Χαμόγελο" border="0" />

.Αν θέλετε πραγματικά να δείτε ένα «Ζ» θα πρέπει να χρησιμοποιήσετε ένα επιπλέον en-μήνυμα για την hvlt rom και δεν το αναποδογυρισμένο TB-hvlt_en

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />αφορά πάλι

 

[kelvin_sg]

ddet2004 έγραψε:

Hi kel8157,τα εργαλεία Cadence είναι πολύ αυστηρές.
Επειδή Verilog μοντέλο σας δεν ορίζεται hvlt να «Ζ», θα μπορούσε να είναι τα πάντα.
Αν διαδρομή σας επιτρέψει σήματα μέσω της ιεραρχίας και να το χρησιμοποιήσουμε ως αντεστραμμένο ώστε να σας επιτρέψει σε TB σας, αυτό σημαίνει ότι μπορείτε που hvlt (το «έξω»-μέρος του inout σας) για να «Ζ» για hvlt_en = '1 'εσάς εγγύηση, ότι μόνο ένα σήμα αυτό οδηγεί tristate σήματος (κατά τη γνώμη μου κάθε InOut tristate είναι ένα μήνυμα, διότι περισσότερες από μία πηγή μπορεί να προωθήσει αυτήν τη γραμμή. ώστε να αποφευχθεί η σορτς, μόνο μία πηγή επιτρέπεται να είναι ενεργό και οι άλλες πηγές πρέπει να να Ζ).

Εάν η hvlt δεν καθοδηγείται από την rom, θα πρέπει να ορίσετε hvlt σε μια είσοδο.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Χαμόγελο" border="0" />
Μπορώ να σας δώσω άλλα παραδείγματα που δείχνουν, ότι modelsim είναι μερικές φορές ανακριβείς.
<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" /> Θα ήθελα λοιπόν να μην στηρίζεται σε αυτό το προσομοίωση τόσο
<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" /> .Επειδή πηγαίο κώδικα λέει πάντα περισσότερο, αποδίδω την αλλαγή κωδικού και κυματομορφή.Ελπίδα ότι σας βοηθά λίγο.
<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

χαιρετισμοί

 

[kel8157]

ddet2004 έγραψε:

Hi kel8157,τα εργαλεία Cadence είναι πολύ αυστηρές.
Επειδή Verilog μοντέλο σας δεν ορίζεται hvlt να «Ζ», θα μπορούσε να είναι τα πάντα.
Αν διαδρομή σας επιτρέψει σήματα μέσω της ιεραρχίας και να το χρησιμοποιήσουμε ως αντεστραμμένο ώστε να σας επιτρέψει σε TB σας, αυτό σημαίνει ότι μπορείτε που hvlt (το «έξω»-μέρος του inout σας) για να «Ζ» για hvlt_en = '1 'εσάς εγγύηση, ότι μόνο ένα σήμα αυτό οδηγεί tristate σήματος (κατά τη γνώμη μου κάθε InOut tristate είναι ένα μήνυμα, διότι περισσότερες από μία πηγή μπορεί να προωθήσει αυτήν τη γραμμή. ώστε να αποφευχθεί η σορτς, μόνο μία πηγή επιτρέπεται να είναι ενεργό και οι άλλες πηγές πρέπει να να Ζ).

Εάν η hvlt δεν καθοδηγείται από την rom, θα πρέπει να ορίσετε hvlt σε μια είσοδο.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Χαμόγελο" border="0" />
Μπορώ να σας δώσω άλλα παραδείγματα που δείχνουν, ότι modelsim είναι μερικές φορές ανακριβείς.
<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" /> Θα ήθελα λοιπόν να μην στηρίζεται σε αυτό το προσομοίωση τόσο
<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" /> .Επειδή πηγαίο κώδικα λέει πάντα περισσότερο, αποδίδω την αλλαγή κωδικού και κυματομορφή.Ελπίδα ότι σας βοηθά λίγο.
<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

χαιρετισμοί

 

[ddet2004]

hiii, ευχαριστώ για τα σημεία

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Πολύ Καλή" border="0" />Νομίζω ότι πρέπει να διακρίνουμε δύο πράγματα:
1η προσπαθούμε να καθορίσει την προσομοίωση.
2ο προσπαθούμε να σκεφτούμε την πρακτική εφαρμογή και τις συνέπειές της.

Έχω να ομολογήσω, είμαι φίλος του τελευταίου σημείου

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Χαμόγελο" border="0" />

.Θα προσπαθήσω να διευκρινίσει τι εννοώ.

Νομίζω ότι ο πελάτης σας έχει αυτό το μακροοικονομικό ROM.Επειδή δεν θέλει να σας δώσει λεπτομέρειες για την πολύ για αυτό, που μόλις σας έδωσε ένα απλό μοντέλο.Έτσι, δεν ξέρω, ποια είναι η αποστολή της hvlt σήματος.Ίσως γνωρίζετε, ίσως δεν είναι.Όμως, εάν ο λιμένας αυτός είναι πραγματικά ένα λιμάνι inout, αυτό θα πρέπει (σε πρακτικό hardware), ένας οδηγός να οδηγεί το αποτέλεσμα και μια δεύτερη διαδρομή για να ακούσετε το λεωφορείο.Έχω συνημμένο ένα σκίτσο που δείχνει αυτό.Αν δεν έχει επιτρέψει σήμα, η ROM drive θα είναι πάντα το λεωφορείο και δεν θα δείτε μια Ζ στην πράξη και στην προσομοίωση.Αυτό μπορεί να είναι δυνατή, αν οι προσκρουστήρες είναι σωστή μεγέθους.Στην περίπτωση αυτή, αυτό είναι κάτι σαν ένα λεωφορείο-φύλακα.Αλλά αυτό είναι δύσκολο να εξηγηθεί στον απλό ψηφιακή ροή.Έτσι ώστε να αναλάβει ένα μήνυμα.

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />Ίσως αυτή να μπορέσει μήνυμα είναι κρυμμένο στα τμήματα που αφαιρέσατε δημοσιεύτηκε στην παράδειγμα.Αν δεν υπάρχει δυνατότητα, ίσως το σήμα δεν θα είναι πραγματικά μια inout.

Νομίζω αποσαφήνιση της αποστολής hvlt θα πρέπει να είναι το επόμενο βήμα.

Θα εκτιμούσα, εάν μπορείτε να μου παράσχει περαιτέρω πληροφορίες, ώστε να μπορούμε να συνεχίσουμε αυτή την ενδιαφέρουσα συζήτηση.

χαιρετισμοί
Λυπούμαστε, αλλά θα πρέπει να συνδεθείτε για να δείτε το συνημμένο