S
senthilkumar
Guest
Hai. Γράφω τον κώδικα, όπως αυτή η βιβλιοθήκη IEEE? χρήση IEEE.STD_LOGIC_1164.ALL? IEEE.STD_LOGIC_ARITH.ALL χρήση? IEEE.STD_LOGIC_UNSIGNED.ALL χρήση? - Αποσχολιάστε τις ακόλουθες γραμμές να χρησιμοποιούν τις δηλώσεις που είναι - που προβλέπεται στιγμιότυπο Xilinx πρωτόγονες συστατικά . - Βιβλιοθήκη UNISIM? - UNISIM.VComponents.all χρήση? Οντότητα VGA είναι Λιμάνι (clk_raw: σε std_logic? Vsync: από std_logic? Hsync: από std_logic? R: από std_logic_vector (1 downto 0)? G: από std_logic_vector (1 downto 0)? β: από std_logic_vector (1 downto 0))? τέλος VGA? αρχιτεκτονική Συμπεριφοράς της VGA είναι σταθερή CounterXMax: INTEGER: = 767? - σταθερή CounterYMax: INTEGER: = 31? σήμα clk_div: std_logic_vector (1 downto 0) ? σήμα CLK: std_logic? σήμα CounterX: std_logic_vector (9 downto 0)? CounterY σήμα: std_logic_vector (9 downto 0)? σήμα vga_HS: std_logic? σήμα vga_VS: std_logic? ξεκινήσει διαδικασία (clk_raw) να ξεκινήσουν εάν (περίπτωση clk_raw »και clk_raw = ) '1 'τότε clk_div