χρέωση σχεδιασμό της αντλίας

[processor_ds]

θέλω να σχεδιάσουν μια αντλία επιβάρυνση για ένα pll θέλω να μάθω πώς να καθορίσουν την αξία των πηγών ρεύματος
ανιχνευτή φάση σταθερά = I / (2 * pi)
είναι η αξία της πηγής ρεύματος είναι αυτό I

plz help
thnx

 

[xshou]

Ίσως μοντέλο PLL στο δρόμο για μια digial PD:
PD ChargePump Gain = I/2PI

Είναι μια κατάσταση μέθοδο του μέσου μοντελοποίηση, η οποία συνεπάγεται τη χρήση του εύρους του παλμού να esimate το μέσο πλάτος του σήματος που εφαρμόζουν ηλεκτρονικά ισχύος.Υποθέσουμε εξαρτημάτων υψηλής συχνότητας θα πρέπει να συμπληρωθεί --- όπως στην προκειμένη περίπτωση από το καπάκι φορτίο της αντλίας χρέωση.

Ποσοτικά, μπορείτε να το κάνετε αυτό ενόσω PLL BW σας είναι κάτω από 1 / 5 της freq μεταφορέα σύμφωνα με την Φ. Garner.

Για υψηλής BW πάνω από 1 / 5, θα πρέπει να πάτε σε διακριτό χρόνο διαμορφώνοντας να κάνουμε προσομοίωση.Το καλύτερο χαρτί του μοντέλου τομέα Ζ βρήκα είναι ένα δημοσιεύσει πάνω από 10 χρόνια από τη ζωή ενός συναδέλφου από IEEE UC-Irvine.Και για πρόσφατα αποτελέσματα, δείτε τα χαρτιά του Michael Perrott από το MIT.

 

[processor_ds]

u ευχαριστώ για ur βοήθεια
η Σ.Β. του pll σχεδιασμού i είναι 1 / 10 της συχνότητας reffernce
fref = 80MHz και το εύρος ζώνης βρόχου για 8MHz
ευχαριστώ u για τα έγγραφα σχετικά με την ανάλυση z domain

 

[Rayengine]

Για χρέωση αντλία τρέχουσα, Στην αγορά, πολλές ICs χρησιμοποιώντας 5mA ή 10mA.Νέα ICs έχει ενσωματωθεί με νέα βιβλία τα οποία μπορείτε να επιλέξετε την τρέχουσα punp επιβάρυνση για το σχεδιασμό για διαφορετικό χρόνο βρόχο.

 

[rfsystem]

Αν BW σας είναι μόνο το 1 / 10 του αναφορά παρακαλώ μοντέλο περιθώριο φάση σας με τη φυσική καθυστέρηση του διαχωριστή.Λάβετε υπόψη σας ότι το διαχωριστικό κάνει ακριβές ρολόι 1 καθυστέρηση αναφοράς πριν από οποιαδήποτε αλλαγή στην συχνότητα του VCO εμφανίζεται στο ανιχνευτή φάση.Αυτό θα μπορούσε να siginificant στο 1 / 10.

 

[processor_ds]

σχετικά με το ΣΔ στην αγορά i donot χρήση τους προκαλεί να σχεδιάσω μια ολοκληρωμένη synthiszer συχνότητα, έτσι θέλω να μάθω πώς να εκτιμηθεί η chagre αντλία ρεύμα για να ξεκινήσει ο σχεδιασμός του φίλτρου βρόχο

 

[sunjimmy]

Γεια σου,

Ξέρει κανείς τον τρόπο με τον τύπο της πηγής αναφοράς CLK με θόρυβο jitter βασίζονται σε πραγματικά κρύσταλλο;

Δεδομένου ότι ο βρόχο BW σχεδιασμό των PLL εξαρτάται από τα χαρακτηριστικά του θορύβου από VCO & αναφοράς των εισροών.Τη βελτιστοποίηση της σχεδίασης βρόχου για την επίτευξη χαμηλής jitter PLL, κάποιες πραγματικός αριθμός περίπου jitter αναφοράς των εισροών, ο θόρυβος φάσης, rms jitter ...κλπ. είναι απαραίτητο.

Οποιοδήποτε σχόλιο / πρόταση είναι ευπρόσδεκτη.

Σε ευχαριστώ

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Χαμόγελο" border="0" />sunjimmy

 

[rfsystem]

Hi Processor_ds,

Εάν πρέπει να κατασκευαστεί ένα ολοκληρωμένο PLL υπάρχει η ακόλουθη πρόταση:

1.Εκτίμηση του απαιτούμενου θόρυβο φάσης.Από VCO κέρδος σας, μπορείτε να υπολογίσετε την ισοδύναμη πυκνότητα του θορύβου τάσης στην είσοδο του VCO.Που αντιστοιχεί σε ισοδύναμη αντίσταση θορύβου.Αν θέλετε να δώσετε το παθητικό φίλτρο βρόχου περίπου το 20% των totall από τη συμβολή της ζώνης του θορύβου φάσης του βρόχου παθητικό φίλτρο πρέπει να έχει ισοδύναμη αντίσταση θορύβου 1 / 5 του VCO.Αυτό είναι ανεκτή αντίσταση σειρά σας από το παθητικό φίλτρο βρόχου.Αν χρειάζεστε ένα συγκεκριμένο εύρος ζώνης μπορείτε να υπολογίσετε την απαιτούμενη επιβάρυνση αντλία τρέχουσα.

Με αυτόν τον τρόπο μπορείτε να προσδιορίσετε πλήρως όλες τις παραμέτρους του ενός ενσωμάτωση.

 

[processor_ds]

ωραία ιδέα για το θόρυβο VCO και το παθητικό φίλτρο βρόχου, εγώ θα το δοκιμάσω
rfsystem thanku

σχετικά με το χαμηλό θόρυβο φάσης pll, pll μεγάλη μπάντα είναι καλό παράδειγμα για το πώς να βελτιστοποιήσετε βρόχο εύρος ζώνης για να πάρει καλές επιδόσεις θορύβου φάσης, αλλά αυτό απαιτεί τη χρήση υψηλών συχνοτήτων reffernce

 

[rfsystem]

Η αύξηση του BW να μειώσει τη συνολική ισχύ θορύβου των συνθεσάιζερ είναι ένας πιθανός τρόπος να πάει.Υπάρχει μια βέλτιστη.Αυτό είναι όπου συνήθως τα επίπεδα θορύβου της πολλαπλασιάζεται αναφοράς τέμνει το 1 / f του VCO.Στο μεταξύ το PN παίρνει bumpie.Από την άποψη περιθώριο φάση 1 / 10 δεν είναι το αδιέξοδο.Αλλά η ένεση αναφοράς ανεβαίνει εξαιτίας της αναντιστοιχίας παλμό και αν χρησιμοποιείτε δέλτα σίγμα το διστάζουν να αυξήσουν την ισχύ ταχεία με συχνότητα.

Έτσι, στην πραγματικότητα, θα έχετε πολύ περισσότερες μεταβλητές.Δοκιμάστε να χρησιμοποιήσετε EXEL με τους δικούς της υπολογισμούς σας να διαχειριστεί όλες τις αποφάσεις.

 

[cirand]

Γεια σου, rfsystem
Είπατε "το διαιρέτης κάνει ακριβές 1 ρολόι καθυστέρηση αναφοράς πριν από οποιαδήποτε αλλαγή στην συχνότητα του VCO εμφανίζεται στο ανιχνευτή φάση. Αυτό θα μπορούσε να siginificant στο 1 / 10."
πώς μπορούμε να αναλυθεί αυτό το φαινόμενο σε βρόχο PLL μετατρέψει λειτουργία;

 

[Guest]

Η αύξηση του BW να μειώσει τη συνολική ισχύ θορύβου των συνθεσάιζερ είναι ένας πιθανός τρόπος να πάει.Υπάρχει μια βέλτιστη.Αυτό είναι όπου συνήθως τα επίπεδα θορύβου της πολλαπλασιάζεται αναφοράς τέμνει το 1 / f του VCO.Στο μεταξύ το PN παίρνει bumpie.Από την άποψη περιθώριο φάση 1 / 10 δεν είναι το αδιέξοδο.Αλλά η ένεση αναφοράς ανεβαίνει εξαιτίας της αναντιστοιχίας παλμό και αν χρησιμοποιείτε δέλτα σίγμα το διστάζουν να αυξήσουν την ισχύ ταχεία με συχνότητα.

δίνουν τη σχέση των παραμέτρων αυτών