σφάλμα κατά τη σύνθεση

[nagu guptha]

Έχω γράψει Verilog κώδικα για cordic raotaion (για ratate δοθεί φορέα με δεδομένη γωνία εισόδου). Σύνταξη και προσομοίωση ωραία έργα, αλλά δεν αντιμετώπισε τεράστια λαθών με σύνθεση.Παρακαλώ βοηθήστε με να συντάσσει την έννοια του λάθους παρακάτωERROR: Xst: 1706 - Μονάδα <rotation_cordic>: λιμάνι <l9_44_index0000> του κόμβου <l9_44_cmp_eq0000> λογική δεν έχει καμία πηγή
ERROR: Xst: 1706 - Μονάδα <rotation_cordic>: λιμάνι <mux0005_index0000> του κόμβου <mux0005_cmp_eq0000> λογική δεν έχει καμία πηγή

 

[tariq786]

Νομίζω ότι αν κάνετε κλικ στο Xilinx ISE για το σφάλμα, μπορεί να σας μεταφέρει σε Xilinx ιστοσελίδα, όπου μπορείτε να δείτε την λύση.Αλλιώς Google χρησιμοποιώντας αυτές τις λέξεις κλειδιά

ERROR: Xst: 1706 ή

δείτε αυτή τη σελίδα (μέσα μπορείτε να βρείτε λύση σφάλμα 1706)

http://www.stanford.edu/class/ee108b/labs/lab2_faq.htm

 

[nagu guptha]

ευχαριστώ u πάρα πολύ ......., καθοδήγηση ur είναι πραγματικά χρήσιμη.