σταθερό σημείο υπέγραψε πολλαπλασιασμός

[siva_7517]

Γεια σου, κάνω σήμερα μια FFT για 8 σημείο. Βασικά, έχω πρόβλημα στο σταθερό σημείο του πολλαπλασιασμού, διότι υπάρχει μια εκτεταμένη bit προσήμου πριν από την προσθήκη. Δεν έχω ιδέα για το πώς να γράψει αυτό το κώδικα Verilog. Προσπαθώ με αυτόν τον κώδικα Verilog: εκχωρήσετε A = B * C, αλλά δίνει μια λάθος απάντηση. το παράδειγμα του υπολογισμού είναι η ακόλουθη: ----------------- 1.110 ____________ -0,25 B -------------- x 0.110 ____________ 0,75 C - ---------------- ---------------------- 0000 ----------- -111110 -------------------> επεκταθεί bit πρόσημου ------------ ------------ 11110 ---------> επεκταθεί bit πρόσημου ----------+ 0000 ------------------------- ---- ---------- 11110100 _______________-0.1875 A Όταν κάνουμε ένα σταθερό σημείο του πολλαπλασιασμού υπάρχει επιπλέον bit πρόσημου στο κείμενο πριν από την προσθήκη γίνεται. Έχω δυσκολία στο πώς να intepret αυτό το verilog.thanx Σίβα

 

[steven852]

Ένα παράδειγμα της επέκτασης σημάδι: εισόδου [7:00] α, β? Reg [8:00] signed_a, signed_b? Πάντα (κάτι .. ..) αρχίζουν signed_a = {a [7], a}? Signed_b = {b [7], β}? .. κάτι άλλο τέλος

 

[siva_7517]

Γεια σου, Thanx για τον οδηγό. Είμαι λίγο μπερδεμένη με την κωδικοποίηση από τον χειριστή του συνένωσης που έχουν χρησιμοποιηθεί. Μπορώ να έχω εξήγηση γι 'αυτό; Ευχαριστώ εκ των προτέρων Σίβα

 

[steven852]

Η ενώσετε χειριστής συνδυάζει το MSB του α (και β) με την αποτελούν 9-bit τιμή. Για παράδειγμα, ένα = 8'b1000_0111? {A [7], a} = 9'b1_1000_0111?