πώς να συνθέσει fdatool Verilog κώδικα σε Xilinx

[bdeepesh]

γεια φίλοι Έχω δοκιμάσει πολλά για syntesizing Verilog κώδικα που λαμβάνονται με fdatool, pls μπορεί κανείς να μου πει πώς μπορούμε να syntesize τον κωδικό στο Xilinx ή Altera pls

 

[blooz]

[Quote = bdeepesh? 1028740] γεια φίλοι Έχω δοκιμάσει πολλά για syntesizing Verilog κώδικα που λαμβάνονται με fdatool, pls μπορεί κανείς να μου πει πώς μπορούμε να syntesize τον κωδικό στο Xilinx ή Altera pls [/quote] h ** p :/ / www .coe.montana.edu/ee/rosss/Courses/EE477_Spring_2009/Lab_sysgen/Lab 20Files/lab7/lab7.pdf%

 

[guitarguy12387]

Εάν σχεδιάζετε ένα FIR φίλτρο, μπορεί να είναι ευκολότερο να δημιουργήσει συντελεστές FDATool και χρησιμοποιήστε το FIR πυρήνα IP μεταγλωττιστή

 

[bdeepesh]

ευχαριστώ u είναι πιο χρήσιμο για μένα, ευχαριστώ u φίλο