πώς να δοκιμαστεί η UART ενότητα δέκτη με το pc και FPGA

[mkanimozhivlsi]

Γεια σου,
πώς μπορεί να ελεγχθεί η UART ενότητα δέκτη με το pc και FPGA, ενώ trasmitting θα ξεκινήσει την αποστολή και να σταματήσει λίγο, αλλά όταν δέχεται έχουμε αποδεχθεί την αρχή και να σταματήσει λίγο, δεν ξέρω πώς μπορεί να ελεγχθεί με τη ΣΕΣΣ και FPGA, παρακαλώ περίπου ένα πείτε μου βήματα για τη δοκιμή των UART πρωτόκολλο.χαιρετισμοί
kanimozhi

 

[neoaspilet11]

μπορείτε απλά να χρησιμοποιήσετε οποιοδήποτε πρόγραμμα τερματικού.HyperTerminal θα ήταν καλύτερο ...

 

[kot_b]

Προσπαθήστε να κάνετε ένα loop και να ελέγχει τι συμβαίνει από.Αλλά πάνω από όλα sequnce coul να είναι κάπως έτσι:
1.) Ελέγξτε τα επίπεδα σήματος
2.) Έλεγχος συχνοτήτων
3.) Έλεγχος ακολουθίες

 

[amraldo]

1.Know τις προδιαγραφές του UART σας στο FPGA.
2.Ρυθμίστε terminalto δημοσιότητα σας αυτές τις προδιαγραφές
3.Γράψτε την HDL ενότητα ότι κάθε φορά που λαμβάνει δεδομένα από UART τους στέλνει πίσω με τη χρήση loopback.
4.Ανοίξτε τερματικό σας.
5.Κάθε φορά που πληκτρολογείτε ένα χαρακτήρα u πρέπει να δείτε τυπώνεται ξανά.

BR,
Amr.