πώς μπορεί να σχεδιάσει ένα στενό on-chip φίλτρο βρόχου για το PLL;

[iaman]

Θέλω να σχεδιάσουμε ένα φίλτρο βρόχου των οποίων BW είναι μικρότερη από 10K, αλλά ο Cap C2 είναι πολύ μεγάλο (περίπου 400 nF) για την ενσωμάτωση στην τεχνολογία chip, ο καθένας μπορεί να μου δώσει κάποιες συμβουλές; Σας ευχαριστούμε! [/img]

 

[rfsystem]

Εάν όλες οι άλλες παράμετροι PLL σταθερή κλίμακα της τρέχουσας chargepump. Κάτω τρέχουσα σημαίνει μεγαλύτερη αντίσταση του φίλτρου βρόχου. Έτσι χαμηλότερα ανώτατα όρια. Μεγαλύτερο εύρος ζώνης βρόχου ή μικρότερη αύξηση του VCO πηγαίνει προς την ίδια κατεύθυνση, αλλά επηρεάζουν σημαντικά δυναμική βρόχο.

 

[iaman]

Ναι, αλλά το πρόβλημα είναι ότι: η σημερινή αντλία φόρτισης είναι 100uA και το απαιτούμενο Loop BW είναι μικρότερη από 10K, είναι πραγματικά δύσκολο να σχεδιάσει ένα φίλτρο βρόχου on-chip. Γι 'αυτό θέλω να μάθω είναι κάποια τεχνολογία για την επίλυση των μεγάλων Cap αξία εκεί;

 

[dinesh agarwal]

με τη μείωση του KVCO μπορείτε να μειώσετε την αξία καπάκι επίσης να μειώσει την αντλία ρεύμα φόρτισης να 50uA ή ακόμη και λιγότερο καπάκι του περισσότερη αξία από ό, τι λένε 100N είναι πολύ δύσκολο να υποστηρίξει

 

[jecyhale]

Θέλω να σχεδιάσουμε ένα φίλτρο βρόχου των οποίων BW είναι μικρότερη από 10K, αλλά ο Cap C2 είναι πολύ μεγάλο (περίπου 400 nF) για την ενσωμάτωση στην τεχνολογία chip, ο καθένας μπορεί να μου δώσει κάποιες συμβουλές; Σας ευχαριστούμε! [/img] [/quote] νομίζω ότι μπορείτε να μειώσετε την αναλογία Kvco, CP τρέχουσες και χωρίζουν. [Size = 2] [color = # 999999] Προστέθηκε μετά από 57 δευτερόλεπτα: [/color] [/size] Θέλω να σχεδιάσουμε ένα φίλτρο βρόχου των οποίων BW είναι μικρότερη από 10K, αλλά ο Cap C2 είναι πολύ μεγάλο (περίπου 400 nF) για την ενσωμάτωση στην τεχνολογία chip, ο καθένας μπορεί να μου δώσει κάποιες συμβουλές; Σας ευχαριστούμε! [/img] [/quote] Νομίζω ότι αν θέλετε να ενσωματώσετε το filte Loop, θα πρέπει να μειώσει τον πυκνωτή με την αξία μικρότερη από 1nF.