πολωμένο Input Pins

[Petrus]

Αναφέρει στο δελτίο των μικρο ότι είμαι με τη χρήση για ένα έργο που όλα τα αχρησιμοποίητα εισροές για τις λιμενικές 0 πρέπει να είναι πολωμένο σε VSS VDD ή για την αποφυγή παρασιτικού τρέχουσα κατανάλωση.Τι ακριβώς σημαίνει αυτό και πώς μπορώ να το κάνω;Και ναι, είμαι newbie

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Πολύ Καλή" border="0" />

 

[Guachuchon]

Δεν ξέρω τι IC θα χρησιμοποιείτε ...

Αλλά σε ορισμένες i κυκλώματα έχουν χρησιμοποιήσει αντιστάσεις των 10k και conect αυτό το λόγο σε ένα (Vss) ή Vdd (πηγή)

 

[janni8]

Στάδια εισόδου σε μικροεπεξεργαστές (και άλλων ψηφιακών ΣΔ), καταναλώνουν περισσότερη ενέργεια όταν η τάση εισόδου είναι έξω από αυτό ορίζεται ψηφιακών επίπεδα που πλησιάζουν Vss (εδάφους) ή Vdd (τάση τροφοδοσίας).

Για παράδειγμα, λογικό 0 μπορεί να αντιστοιχεί στην τάση που κυμαίνεται από 0 .. 0.8V.Ανάλογα με το μέρος που χρησιμοποιείτε και το είδος των εισροών, λογικά επίπεδα μπορούν να εκφράζονται και σε μέρη της τάσης τροφοδοσίας, όπως, χαμηλό επίπεδο: Vin = 0 .. 0,2 Vdd, υψηλό επίπεδο: Vin = 0,8 .. 1Vdd .Σήμα σε 0,2 .. 0,8 Vdd φάσμα τότε είναι απροσδιόριστη (δεν λογικό 0, ουτε 1).Τα στάδια εισόδου βελτιστοποιηθεί για να συνεργαστεί με την έννοια λογικό επίπεδα.Σε Απροσδιόριστος «εύρος της« εσωτερικής τρανζίστορ άναμμα τόσο υψηλή και χαμηλή πλευρά πλευρά συμπεριφορά ορισμένα από τα σημερινά σχηματίζοντας έτσι μια διαδρομή από Vdd σε έδαφος το οποίο οδηγεί σε αύξηση της κατανάλωσης ενέργειας.

Για να αποφευχθεί αυτό, όλα τα αχρησιμοποίητα εισροές θα πρέπει να συνδέεται με το έδαφος ή Vdd μέσα από μια αντίσταση (ussualy της τάξης του 10-100Kohms).

 

[Petrus]

Thanx, τώρα καταλαβαίνω.