ποιοι είναι οι περιοριστικοί παράγοντες για την υψηλής ανάλυσης CT SD ADC;

S

safwatonline

Guest
Αναρωτιόμουν ποια είναι η περιοριστικούς παράγοντες για την υψηλής ανάλυσης CT SD ADC;
δηλαδή, γιατί δεν μπορώ να βρω κάποια 20bit ή περισσότερα CT SD ADC

 
Δεν είμαι ειδικός σε αυτό, αλλά απάντηση στο ερώτημά σας είναι: Υπερδειγματοληψία δείγματα μετατροπείς το σήμα εισόδου πολλές φορές τόσο υπερδειγματοληψίας και κατά μέσο όρο αποτελέσματα υψηλής ανάλυσης στο τέλος.CT SD χρησιμοποιούνται σε RF συχνότητες και υπερδειγματοληψίας ρολόι πρέπει να είναι πολύ υψηλό προκειμένου να oversample αρκετό για να πάρει υψηλότερη ανάλυση.Διαδικασία που εξαρτάται από την ταχύτητα χρονομέτρηση όρια του ψηφίσματος.Επίσης, για RF εφαρμογές συχνά 6 με 10 bits του ψηφίσματος είναι αρκετό.

Ελπίζω ότι αυτό βοηθά.

 
πράγματι, δεν συμφωνώ.u γιατί είναι ο περιορισμός της χρήσης του CT ADC να RF freq.

 
Νομίζω ότι ένας βασικός παράγοντας περιορισμού υπάρχει unideality των συστατικών: βασικά, τελεστικών? Θόρυβο σε MOS, ΚΓΠ, ΑΠΕ? Unideality Γ (V) χωρητικότητα χαρακτήρα? Μπορείτε να πάρετε περισσότερα από 20 bit του μονοτονία, αλλά δεν είναι γραμμική.

 
Υπάρχουν συνεχείς υλοποιήσεις φορά που επιτυγχάνουν 118 dB του DR και χρησιμοποιούνται στα FM Rx

 
Νομίζω SD ADC δεν είναι κατάλληλο για εφαρμογή χαμηλής συχνότητας, όπως η μέτρηση μέσου που απαιτούν πολύ υψηλή ευκρίνεια (18BIT περισσότερο), δεδομένου ότι ο θόρυβος η θερμική αντίσταση είναι αρκετά μεγάλο σε χαμηλή συχνότητα χρονισμού.Η CT sd δεσπόζουσα εφαρμογή ADC είναι σε υψηλό εύρος ζώνης της επικοινωνίας και της υπερδειγματοληψίας αναλογία είναι low.Also, ο ήχος μπορεί να χρησιμοποιήσει CT sd ADC.

 
Διαφωνώ Casol

Σε SC, θα χρειαστείτε ένα πολύ μεγάλο καπάκι για να μειώσετε θερμικό θόρυβο (kT / C).Ομοίως, σε μια συνεχή εφαρμογή-φορά, μπορείτε να χρησιμοποιήσετε ένα μεγάλο καπάκι με μικρότερη αντίσταση για να πάρει τον ίδιο στόχο.

Θα μπορούσα να κάνω λάθος, αλλά αυτό είναι που φαντάζομαι

 
Νομίζω ότι ισχύει για jitter ρολόι της ΕΑΒ.

 

Welcome to EDABoard.com

Sponsor

Back
Top