παρακαλώ βοηθήστε με να δω τι είναι λάθος στον κώδικα!!

[junchaoguo51888]

γιατί δεν μπορώ να δημιουργήσουν την προσομοίωση κυματομορφής σε ISE με HDL bencher;IEEE βιβλιοθήκη?
χρήση IEEE.STD_LOGIC_1164.all?

πακέτο rom_pack είναιυπότυπο rom1_word είναι std_logic_vector (10 downto 0)?
υπότυπο rom_range είναι ακέραιος από 0 έως 31?
τύπος είναι rom1_array array (rom_range) του rom1_word?

λειτουργία logic2int (DIN: std_logic_vector (4 downto 0)) επιστροφή rom_range?

σταθερή rom1: rom1_array: = (
"00000011001", "00001001011", "00001111101", "00010101111",
"00011100001", "00100010011", "00101000101", "00101110110",
"00110101000", "00111011001", "01000001010", "01000111010",
"01001101010", "01010011010", "01011001001", "01011111000",
"01100100111", "01101010100", "01110000010", "01110101111",
"01111011011", "10000000111", "10000110010", "10001011100","10010000110", "10010101111", "10011011000", "10011111111", "10100100110", "10101001100", "10101110001", "10110010110"
)?τέλος rom_pack?

πακέτο rom_pack σώμα είναι
λειτουργία logic2int (DIN: std_logic_vector (4 downto 0)) rom_range επιστροφή είναι
μεταβλητή αποτέλεσμα: rom_range: = 0?
αρχίζω
για το i σε 0 έως 4 βρόχο
αν το πρότυπο DIN (i) ='1 'τότε
αποτέλεσμα: = αποτέλεσμα
2 ** i?
τέλος, αν?
τέλος βρόχο?
επιστροφή αποτέλεσμα?
τέλος λειτουργία logic2int?

τέλος rom_pack?IEEE βιβλιοθήκη?
βιβλιοθήκη εργασιών?
χρήση IEEE.STD_LOGIC_1164.ALL?
χρήση IEEE.STD_LOGIC_ARITH.ALL?
χρήση IEEE.STD_LOGIC_UNSIGNED.ALL?
χρήση work.rom_pack.all?

οντότητα rom_logic είναι
Port (aaddr: σε std_logic_vector (4 downto 0)?
διάβαζε: σε std_logic?
sinaout: out std_logic_vector (10 downto 0)
)?
τέλος rom_logic?

Beh αρχιτεκτονική του είναι rom_logic
αρχίζω
διαδικασία (διαβάστε)
αρχίζω

αν (διαβάστε ='1 '), τότε
sinaout <= rom1 (logic2int (aaddr))?

άλλος
sinaout <= (άλλα => 'Z')?

τέλος, αν?

τέλος της διαδικασίας?Beh τέλος?
Τελευταία επεξεργασία από junchaoguo51888 στις 02 Φεβ 2004 5:07? Επεξεργαστεί 1 φορά συνολικά

 

[junchaoguo51888]

η έκθεση είναι το σφάλμα: σφάλμα (ες) όπου συνάντησε ενώ εξόρυξη λιμένων, παρακαλούμε να ελέγξετε τη σύνταξη των rom_logic, αλλά όταν το ελέγξετε, δεν έχει κανένα σφάλμα,

 

[maestor]

Γεια junchaoguo51888,

Ο κώδικας φαίνεται ok για μένα ... μόλις συγκεντρώνουν τα αρχεία σας με Μοντέλα!
Μ. και στη συνέχεια φορτώνονται αρχή ενότητας και δεν διαμαρτύρονται.

Βρήκατε το πρόβλημα που έχει ήδη ...;αν δεν μπορούσε ίσως να δημοσιεύσει περισσότερες λεπτομέρειες ...

Χαιρετισμοί,

-Maestor

 

[r_e_m_y]

Γεια σου,

δοκιμάστε το εξής:

sinaout <= rom1 (conv_integer (aaddr))?

αντί να σας logic2int προσαρμοσμένη συνάρτηση