μνήμη μπλοκ προβλημάτων πρόσβασης (ISE & qu (at) rtus)

[Childs]

Πρόσφατα ενώ είμαι προγραμματισμό ενός Σπαρτιάτη-3E σκαφών που χρησιμοποιούν ISE10.1 έκδοση ιστοσελίδων, συνάντησα το πρόβλημα, όπου το design μου περάσει την κατάρτιση και τη σύνθεση, όπου μπορώ να ρυθμίσω τον περιορισμό στο χρόνο 20ns (50MHz, όπως εγώ είμαι με τον ταλαντωτή επί του σκάφους).Δεν προειδοποίηση ή λάθους εμφανίζεται, αλλά η μνήμη λειτουργία εγγραφής δεν εκτελείται.Ωστόσο, μετά το πρόγραμμα για Σπαρτιάτης-3E, η μνήμη εγγραφής πράξεις μερικές φορές δεν μπορεί να εκτελεστεί.Σημειώστε ότι είναι "μερικές φορές" δεν μπορεί να γίνει, και είναι πολύ ασταθής.

Συνάντησα τυχαία το ίδιο πρόβλημα, ενώ ήμουν με Quartus2 μήνες πριν έκδοση Ιστού.Δεν προειδοποίηση ή λάθους εμφανίζεται, αλλά η μνήμη λειτουργία εγγραφής δεν εκτελείται.Ήταν επιλυθεί το έβαλα την πίεση χρόνου για να 10ns, και εκτελέστε την προσομοίωση αργότερα χρησιμοποιώντας CLK ταχύτητα της 20ns περιόδου.Ωστόσο, στην Σπάρτης-3E σχεδιασμό τώρα, δεν μπορώ να την πολυτέλεια να θέσει χρονικό περιορισμό της 10ns όπως η λογική δεν είναι επαρκής.

Ξέρει κανείς σχετικά / αντιμετωπίζετε αυτό το πρόβλημα;Οποιαδήποτε ιδέα πώς να λύσει;;Ευχαριστώ εκ των προτέρων ...

 

[sheik_vb]

Γεια σου,

Μπορείτε να RTL θέση σας ...

 

[Fvm]

50 MHz είναι μάλλον αργή για την τσιπ μνήμης, περιμένω ένα βασικό πρόβλημα σχεδιασμού.

 

[Childs]

Fvm έγραψε:

50 MHz είναι μάλλον αργή για την τσιπ μνήμης, περιμένω ένα βασικό πρόβλημα σχεδιασμού.

 

[mmarco76]

Έχετε σύνολο όλων των περιορισμών;
Δεν είναι μόνο το ρολόι, αλλά και μία εγκατάσταση και κρατήστε;
Αν ναι ίσως έχετε να διορθώσει ορισμένες από ότι για τα ίχνη που πρέπει να ληφθούν υπόψη.
Πάρτε το ψηφιακό περιεχόμενο σας και να δείτε το σήμα σας στο πλάι μνήμης (όταν γράφετε) και στη συνέχεια να κάνουν το ίδιο στο πλευρό FPGA (όταν έχετε διαβάσει), προκειμένου να δημιουργηθεί το δικαίωμα περιορισμούς.Προστίθενται μετά από 4 λεπτά:Ops, ίσως διαβάσει I'we λάθος ..
Δεν είστε μιλώντας με εξωτερική μνήμη RAM, αλλά από μια εσωτερική ένα, έτσι;(στο προηγούμενο νήμα έχω προτείνει τι πρέπει να κάνουν αν ήταν εκτός του FPGA)
Εάν είναι από την εσωτερική, για qu (σε) rtus έχετε να θέσει την προσοχή σε όλους την επιλογή μπορείτε να επιλέξετε και να είναι σίγουρος ότι όλοι σας γράφουν και να διαβάζουν κώδικας είναι ταυτόχρονος με την μνήμη.
Εννοώ ότι αν η μνήμη είναι 50MHz, όλα σήμα σας πρέπει να δημιουργήσει με το ίδιο 50 MHz.
Αν δεν το κάνεις (αλλά ίσως σας δημιουργήσει κάποιο σήμα κατά διαφορετικό τρόπο) πρέπει να ορίσετε όλες τις πίεση χρόνου διότι qu (σε) rtus θα αναλύσει το δικαίωμα (Εννοώ multicycle αν δημιουργούν σήμα με διαφορετικό αλλά συνδέονται ρολόι ή που έχει συσταθεί και κρατήστε πατημένο για διαφορετικούς γενιά σήμα τρόπο).
Συνήθως αυτό είναι ένας πόνος γι 'αυτό προτείνω να κάνουμε μια πλήρως σύγχρονο σχεδιασμό, που είναι πάντα καλύτερο.