μερικές ερωτήσεις συνέντευξη - απάντηση που απαιτούνται

[sp3]

Hi all,

Παρακάτω είναι μερικές ερωτήσεις συνέντευξης.Χρειάζομαι απαντήσεις σας / σκέψεις για αυτές.Plz απάντηση για αυτά:1.Τι συμβαίνει στην VTC ενός αντιστροφέα CMOS αν Vdd είναι μειωμένη;
2.
Ποια είναι η βέλτιστη τιμή του Vdd για αντιστροφέα CMOS;
3.
Μια inverter CMOS που έχει «τόσο / p διοχετεύεται πίσω στο ότι είναι εισόδου.
Ποια θα είναι η λειτουργία του CKT;
4.
Πώς να Swap δύο μητρώα 8-bit δεν χρησιμοποιούν άλλο νηολόγιο;Ευχαριστώ,
sp3

 

[laseetha]

i think ur τέταρτο ερώτημα είναι από μικροεπεξεργαστές.για το 8085 μικροεπεξεργαστής υπάρχει μια εντολή που ονομάζεται XCHG - που swaps το περιεχόμενο του ζεύγους μητρώου HL με ζεύγος μητρώο DE δεν χρησιμοποιούν οποιοδήποτε ενδιάμεσο μητρώα

 

[Guest]

ANS3 κύκλωμα θα κυμαίνονται με μια χρονική περίοδο που ελέγχεται από την καθυστέρηση παρέκταση.

 

[pandit_vlsi]

Απάντηση για την 4η Ερώτηση:Ας υποθέσουμε ότι δύο μητρώο είναι 8 bit καιρό.Συνδέστε την έξοδο από την πρώτη εγγραφή για την είσοδο της δεύτερης και συνδέστε την έξοδο του δεύτερου μητρώου με την είσοδο του πρώτου.
Τώρα είναι η στροφή αριστερά ή δεξιά στροφή 8 φορές.Χαιρετισμοί,

Pandit.M

 

[GLISS]

Για το ζήτημα Forth μπορείτε να χρησιμοποιήσετε μια θέση μνήμης

 

[kulkarni_saurabh]

Απάντηση στην 4η Ερώτηση:

Σε Verilog αυτό μπορεί να γίνει με τη χρήση μη-κλείδωμα αναθέσεις.

Κωδικός:

πάντα @ (posedge CLK ή ΤΥ posedge)

αρχίζωαν RST == (1'b1)

αρχίζω

q0 <= <q0 ΤΥ.
αξίας>?

Q1 <= <Q1 ΤΥ.
αξίας>?

τέλοςάλλος

αρχίζω

q0 <= Q1?

Q1 <= q0?

τέλοςτέλος

 

[sachin_kirdat]

ANS3 κύκλωμα θα κυμαίνονται με μια χρονική περίοδο που ελέγχεται από την καθυστέρηση παρέκταση.

-> Δεν θα κυμαίνονται για ενιαία inverter, εάν συνδέσετε 3,5,7 μετατροπείς τότε μόνο θα δείτε OSC.άλλα σοφός παραγωγή θα είναι κάποια τάση συνεχούς ρεύματος.Αν ur inverter έχει σχεδιαστεί για να έχει Trise = Tfall τότε θα πάρετε VDD / 2 στην είσοδο όσο και εκροές.

 

[vikram789]

Όσον αφορά την καλύτερη δυνατή τιμή του Vdd ανησυχεί έχω διαβάσει (σε Sedra & Smith) ότι οι νέες technolgies υλοποιούνται με Vdd τόσο χαμηλά όσο 1V coz ότι θα μειώσει το ποσοστό της αξίας (προϊόν δύναμη ταχύτητας), αλλά έχοντας κατά νου ότι είναι tp δεν αυξήθηκε όπως TP είναι αντιστρόφως ανάλογη προς Vdd.

Sachin εξηγήστε ur answere όπως ακόμη και πιστεύω ότι θα πρέπει να ταλάντωση με περίοδο = TP

 

[venkat_kode]

Ans3

ενεργεί ως ταλαντωτή με περίοδο: T = 2 * TP εάν 2tp>> tr tf.

"Αν ο όρος αυτός δεν πληρούται, το κύκλωμα δεν μπορεί να κυμαίνονται ένα κύμα των σημάτων μέσω του πολλαπλασιαστικού inveter θα συμπίπτει με μια διάδοχο και τελικά ανακοπή της ταλάντωσης"

 

[sachin_kirdat]

Vikram,
ιδανική ur ορθή από αυτό θα πρέπει να κυμαίνονται σε 2 * tp περίοδο, αλλά στην πραγματικότητα αυτό δεν συμβαίνει μπορείτε να το ελέγξετε έξω με HSPICE.Δεν ξέρω γιατί δεν OSC.

 

[ytliang]

Ans3
Δεν ταλάντωση.
Η ανοικτού κυκλώματος βρόχο περιέχει μόνο 1 πόλο (max παρέχει μια εξαρτώμενη από τη συχνότητα μετατόπισης φάσης των 90 μοιρών).Δεδομένου ότι ο μετατροπέας παρουσιάζει dc μετατόπιση φάσης των 180 βαθμό οφείλεται στην αναστροφή του σήματος, η μέγιστη συνολική μετατόπιση φάσης είναι 270 μοιρών.Ο βρόχος εκ τούτου αδυνατεί να στηρίξει την ανάπτυξη ταλάντωση (χρειάζεται 360 μοιρών).
(Razavi p.484)

Να οικοδομήσουν ένα ταλαντωτή με μετατροπείς, u θα χρειαστεί τουλάχιστον 3 μετατροπείς.

 

[speedforu]

ans 4:
r1 = r1 xor r2?
r2 = r1 xor r2?
r1 = r1 xor r2?

 

[saro_k_82]

1.Τι είναι VTC;

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Λυπημένος" border="0" />2.Βέλτιστη υπό ποια έννοια;Για βέλτιστη διάχυση ενέργειας, θα πρέπει να VTN VTP αλλά δίνει κακή ταχύτητα.

3.Το inverter θα πρέπει να μεροληπτεί σε σημείο ταξίδι είναι.Είναι ακριβώς όπως μια δίοδος που συνδέει NMOS συνδέεται με μια δίοδο συνδεδεμένη ΟΔΣ.Πώς μπορεί να κυμαίνονται;

 

[dexter_ex_2ks]

1) VTC πιστεύω ότι είναι για Τάσης Μεταφορά Χαρακτηριστικές, u ξέρει (αν δεν κάνετε αναζήτηση στο net).Πιστεύω ότι δεν θα είναι τόσο απότομη .....
2) Όσον αφορά τη βέλτιστη τάση, hmmm, νομίζω ότι πρέπει να είναι υψηλότερη από ό, τι Vthn Vthp (τόσο στην υψηλή-out -> ΟΔΣ θα είναι σε ισχυρή-αναστροφή, και χαμηλή-out -> NMOS ΟΔΣ θα είναι σε ισχυρή-αναστροφή ), καθώς και για το ανώτατο όριο, πιστεύω ότι όσο η τεχνολογία μπορεί να υποστηρίξει (πιθανό το ρεύμα διαρροής θα αυξηθεί).transistors connected together from VDD to GND (or VSS), driving a lod of current from Vdd to Gnd, no oscillation cause of Cgs of the transistors.

3) Δεν έχουν τρόπο με τον οποίο θα κυμαίνονται γιατί αν βραχυπρόθεσμα μέσα-έξω, θα πάρετε 2 κορεσμένα
τρανζίστορ που συνδέονται μεταξύ τους από VDD να GND (ή VSS), οδήγηση LOD της τρέχουσας από Vdd να GND, δεν προκαλεί ταλάντωση του CGS του τρανζίστορ.
4) Όσον αφορά τα μητρώα -> πολύ καλές απαντήσεις μέχρι στιγμής.

 

[teteamigo]

sp3 έγραψε:

Hi all,Παρακάτω είναι μερικές ερωτήσεις συνέντευξης.
Χρειάζομαι απαντήσεις σας / σκέψεις για αυτές.
Plz απάντηση για αυτά:1.Τι συμβαίνει στην VTC ενός αντιστροφέα CMOS αν Vdd είναι μειωμένη;

2.Ποια είναι η βέλτιστη τιμή του Vdd για αντιστροφέα CMOS;

3.Μια inverter CMOS που έχει «τόσο / p διοχετεύεται πίσω στο ότι είναι εισόδου.Ποια θα είναι η λειτουργία του CKT;

4.Πώς να Swap δύο μητρώα 8-bit δεν χρησιμοποιούν άλλο νηολόγιο;
Ευχαριστώ,

sp3