κατανόηση VHDL

G

gupta_akshat

Guest
VHDL πώς ερμηνεύει το μήνυμα ότι έχει οριστεί ως ακέραιος;

θεωρώντας ότι προσπαθούμε να περιγράψει ένα υλικό, αυτό που κάνει μια τέτοια εκχώρηση συνεπάγεται;Προστίθεται μετά λεπτά 1 ώρα 12:http://groups.google.com/group/comp.lang.vhdl/browse_thread/thread/3b496e91fe3cfe93/6f1a5084a88a75dfΠροστίθεται μετά το 1 λεπτό:^
|
|
αυτή είναι η απάντηση στο ερώτημα.

 

Welcome to EDABoard.com

Sponsor

Back
Top