ερώτηση σχετικά με Cadence SPW;

[feel_on_on]

Cadence SPW μπορεί να δημιουργεί αυτόματα ένα Verilog κώδικα μέσω BDE με μεταγλωττιστή C;Καθένας ξέρει τι μεταγλωττιστής C μπορεί να υποκαταστήσει Κυρ C compiler για τη δημιουργία ενός κώδικα Verilog SPW;gcc;ή οτιδήποτε άλλο!ή ο καθένας μπορεί να μου πείτε πού μπορώ να πάρω Κυρ C compiler!

 

[feel_on_on]

κανείς δεν μπορεί να με βοηθήσει; ελπίδα να λάβετε βοήθεια!thanx

 

[spweda]

Για SPW τρέχει στο σταθμό εργασίας Sun SPARC, μόνο compiler γ Κυρ. θα μπορούσαν να χρησιμοποιηθούν για τη δημιουργία του Verilog VHDL κώδικα.Αν χρησιμοποιείτε Linux έκδοση SPW, gcc χρησιμοποιείται για να παράγει VHDL / Verilog κώδικα.Δεν υπάρχει τρόπος να χρησιμοποιήσετε GCC να συνεργαστεί με SPW σε Κυρ

 

[feel_on_on]

GCC χρησιμοποιείται για να παράγει κώδικα σε Linux;ήταν ότι η επιτυχής;Θέλω μόνο να χρησιμοποιήσετε gcc στο linux για να δημιουργήσει έναν κωδικό!

 

[spweda]

Χρειάζεται επιπλέον άδεια για την παραγωγή VHDL / Verilog κώδικα σε SPW.Χρησιμοποίησα το Linux για τη δημιουργία VHDL κώδικα.Ο κώδικας VHDL που παράγεται από SPW θα μπορούσαν να χρησιμοποιηθούν μόνο για τη δοκιμή.Χρειάζεται ακόμη ο άνθρωπος-που κωδικοποιεί τον κώδικα VHDL αργότερα.

 

[feel_on_on]

u σημαίνει ότι ο κώδικας που παράγεται από SPW είναι testbench κώδικα;Δεν κώδικα μπλοκ;

 

[spweda]

Τι θέλω να πω είναι ότι ο κώδικας που παράγεται από SPW έχει πολλά απολύσεων και δεν είναι πολύ αποτελεσματική.Κοστίζει πολλά για το μέγεθος ASIC.Χρειάζεστε άνθρωπος κωδικοποιεί για την ίδια εργασία.Ωστόσο, μπορείτε να το χρησιμοποιήσετε για τις δοκιμές protype.