ερωτήσεις σχετικά με τη συγκριτική υστέρηση

J

John Xu

Guest
Γεια σας, είμαστε desiged συγκριτικό υστέρηση με 0.25um διαδικασία TSMC. Η υστέρηση στόχος της comparayor είναι 17mV.The χρησιμοποιείται κύκλωμα είναι η γνωστή τοπολογία ως συνημμένο. Τα αποτελέσματα των δοκιμών του πυριτίου στα υστέρηση είναι όπως παρακάτω: ******** VTRP + VTRP-δείγμα 1 0,906 0,898 δείγμα 2 0,906 0,898 ******** Το επίπεδο refernce είναι 0.9mv. Από τα αποτελέσματα, μπορούμε να δούμε ότι η υστέρηση του είναι μόνο 8mv και το προφανές unsysmetry για τα δύο σημεία ταξίδι. Εμείς αμφιβολία ότι η αναντιστοιχία αυτή προκάλεσε. Έχουμε, όμως, χρησιμοποιείται το κέντρο βάρους στην τεχνική διάταξη για εκείνους αξιόπιστη συσκευή και επίσης μπορείτε να δείτε ότι χρησιμοποιήσαμε το μεγάλο μέγεθος για να βελτιώσει τη συσχέτιση. Τότε γιατί τόσο σοβαρή υποβάθμιση των επιδόσεων; Αυτό σύγκρισης είναι ένα βασικό μέρος στο σύστημά μας. Έτσι, το accuarcy είναι σημαντικό για μας. Θα θέλατε να μας δώσετε κάποιες συμβουλές για το θέμα αυτό; Χάρη στην adavnce
 
Νομίζω ότι αν αυξηθεί (W / L) του M6, M7? Hystersis αυξηθεί. και μπορεί καλύτερα να αυξηθεί (W / L) του τρέχοντος τρανζίστορ πηγή (Μ5) πάρα πολύ.
 
μπορεί να μειώσει trasistors εισόδου! αύξηση M6, 7! αυξήσουν την τρέχουσα ουρά (αν είναι δυνατόν)
 
Αγαπητοί Davood Amerion και vbhupendra, φαίνεται ότι μιλάτε με διάφορα θέματα από ό, τι ο John Xu είπε. Μιλάτε για τις επιπτώσεις που θα επηρεάσουν το πλάτος υστέρηση. Δεν είναι η πιθανή απάντηση για την phenomen John ανέφερε. Όσο για μένα, πρέπει να προκαλείται από κάποια αναντιστοιχία. Είμαι βέβαιος ότι η αναντιστοιχία αυτή μπορεί να allevated αντί να εξαλειφθούν, όταν κοινό κέντρο βάρους δομή. Αλλά, πόσο μεγάλη είναι η allevated αναντιστοιχία; Δεν είμαι τόσο σίγουρος. Ίσως κάποιος θα μπορούσε να δώσει έναν κανόνα του αντίχειρα.
 
Γεια σας παιδιά, είμαι συμφώνησε με sunjiao3. Είναι λόγω της ασυμφωνίας. Ακόμα κι αν χρησιμοποιήσετε κοινές μεθόδους κέντρο βάρους και την αύξηση στον τομέα των τρανζίστορ για να έχουμε καλύτερη mathing, ακατάλληλα για μερικά mV είναι αναμενόμενο σε τεχνολογία CMOS. Θέλω να πω, ακόμα και αν χρησιμοποιείτε τις καλύτερες μεθόδους που ταιριάζουν, η αναντιστοιχία για μερικά mV (
 
[Quote = OPAMP] Γεια σας παιδιά, είμαι συμφώνησε με sunjiao3. Είναι λόγω της ασυμφωνίας. Ακόμα κι αν χρησιμοποιήσετε κοινές μεθόδους κέντρο βάρους και την αύξηση στον τομέα των τρανζίστορ για να έχουμε καλύτερη mathing, ακατάλληλα για μερικά mV είναι αναμενόμενο σε τεχνολογία CMOS. Θέλω να πω, ακόμα και αν χρησιμοποιείτε τις καλύτερες μεθόδους που ταιριάζουν, η αναντιστοιχία για μερικά mV (
 
Γεια σου, OPAMP, έχω κάποια σύγχυση σχετικά με το ρητό σας. », να πάρει Έτσι, μια υστέρηση των 17mV με τη διαμόρφωση, κατά την άποψή μου, αδύνατο." Εννοείτε ότι επειδή το Voffset στην τεχνολογία CMOS είναι περίπου 10mV ή έτσι, το συγκριτικό με μια υστέρηση των 17mV ISN 't λογικές. Ίσως πρέπει να σχεδιάσουμε ένα συγκριτικό με πιο υστέρηση;
 
leebluer, έτσι νομίζω. Όχι μόνο γιατί η Vos, αλλά και το πλάτος του παραθύρου της υστέρησης θα ποικίλουν ανάλογα με την αναντιστοιχία. Έτσι, αυξάνουν το πλάτος υστέρηση θα μετριάσει την επίδραση των αναντιστοιχία με κάποιο τρόπο. Έχω διαβάσει κάποια χαρτιά για allevating την επίδραση αναντιστοιχία με compaper. Το καλύτερο που έχεις μια παραλλαγή της 1mV από το κέντρο.
 
Γεια σου, δεν είμαι σίγουρος ότι εάν το σχεδιασμό ενός υστέρηση των 17mV είναι δυνατόν. Ως λύση, μπορείτε να χρησιμοποιήσετε ένα λειτουργικό ενισχυτή με συσχετίζονται-διπλή δειγματοληψία (για την εξάλειψη της όφσετ του ενισχυτή) για να ενισχύσουν το σήμα σας και στη συνέχεια χρησιμοποιήστε ένα συγκριτικό με υστέρηση των 100mV ή για περισσότερο (ανάλογα με το κέρδος του ενισχυτή CDS) . Μπορείτε να βρείτε ένα συγκριτικό με υστέρηση των 17mV, αλλά δεν είμαι σίγουρος αν θα πετύχει. Κάποτε, χρειαζόμουν ένα πρόσωπο αναφοράς με υστέρηση περίπου 50mV. Αλλά όταν προσομοιώνεται διαφορετικές δομές στις γωνίες της διαδικασίας και, αποφάσισα να αλλάξει το σχεδιασμό του συστήματος μου, ώστε να μην χρειάζεται ένα συγκριτικό με 50mV υστέρηση.
 
Γεια σου, Ελέγξτε αυτό, αυτό μπορεί να βοηθήσει u, Vijay
 

Welcome to EDABoard.com

Sponsor

Back
Top