εργαλείο για να δημιουργήσετε ένα σχηματικό από ένα verilog netlist;

[SpecialK]

Υπάρχει ένα εργαλείο που θα λάβει ένα διαρθρωτικό επίπεδο verilog αρχείου (-ων), και δημιουργεί αυτόματα ένα μπλοκ διάγραμμα σε ορισμένα γραφικά μορφή (. Jpg,. GIF, όποια και αν είναι) που αντιστοιχεί στο σύστημα που περιγράφεται από το αρχείο, με την ένδειξη λιμάνια, τα τμήματα, και τα δίχτυα;Έχω ένα μάτσο πλευρά καταρτιστεί σχέδια για έναν επεξεργαστή που είχα κάνει για μια κατηγορία έργων και θα ήθελαν να τις μετατρέψουν σε ηλεκτρονική μορφή για μελλοντική αναφορά.Σκέφτηκα κάτι σχετικά με τη χρήση του Visio, αλλά τότε θα πρέπει να πάμε πίσω και να επεξεργαστείτε το χέρι το μπλοκ διάγραμμα κάθε φορά που ο verilog αρχεία έχουν αλλάξει.

 

[no_mad]

Γεια SpecialK,

Ur Αν ψάχνει για να verilog σχηματικό, και μπορεί να χρησιμοποιήσει ή Xilinx ISE @ ltera qu (σε) rtus.
Στην ISE, και δημιουργούν ένα νέο έργο και ανεβάστε όλες ur verilog χρήση κωδικών και RTL θεατή.Αν ur verilog κωδικό λάθη δωρεάν, τότε θα εμφανίσουν το μπλοκ διάγραμμα ur ενότητα.

Τότε και μόνο η σύλληψη σχηματικό n αποθηκεύσετε.

Ελπίζω να βοηθά,
no_mad

 

[SpecialK]

no_mad έγραψε:

Γεια SpecialK,Ur Αν ψάχνει για να verilog σχηματικό, και μπορεί να χρησιμοποιήσει ή Xilinx ISE @ ltera qu (σε) rtus.

Στην ISE, και δημιουργούν ένα νέο έργο και ανεβάστε όλες ur verilog χρήση κωδικών και RTL θεατή.
Αν ur verilog κωδικό λάθη δωρεάν, τότε θα εμφανίσουν το μπλοκ διάγραμμα ur ενότητα.Τότε και μόνο η σύλληψη σχηματικό n αποθηκεύσετε.Ελπίζω να βοηθά,

no_mad

 

[louisnells]

Γεια σου
Δοκιμάστε XILINX WebPack λογισμικού.Είναι ένα δωρεάν πακέτο που θα χρησιμοποιηθεί για πολλαπλές πλατφόρμες.Αφού προσθέσετε τον κώδικα αρχείων για ένα έργο και τη σύνθεσή της.Υπάρχει μια επιλογή για να δείτε το αποτέλεσμα ως ένα σχηματικό του μπλοκ.Επίσης τη δυνατότητα να κατέβει στην ιεράρχηση των μπλοκ για να δείτε το χαμηλότερο επίπεδο όγκων.Βρήκα πολύ χρήσιμη.Επίσης, είναι δυνατόν να εξάγουν την τρέχουσα εικόνα σε κάποια μορφή.

 

[digikid]

Γεια SpecialK,

Ίσως επίσης να θέλετε να δοκιμάσετε ChipVault, ένα εργαλείο opensource.

Ακολουθεί μια συνοπτική παρουσίαση των χαρακτηριστικών:
-Παρέχει τη δυνατότητα να πλοηγηθεί και Επεξεργασία αρχείων Hierarchically.Αυτόματη δημιουργία Σχηματικό Συνιστώσα Port απόψεις των VHDL και Verilog RTL αρχεία.
Αυτοματοποίηση και RTL instantiation πρότυπο γενιάς.
-Παρέχει Αναθεώρηση Ελέγχου (σχεδιασμένες για HW, δεν SW ανάπτυξη).
-Υποστηρίζει Εξωτερικές Άγκιστρα Tool (bottom-up vcoms, κτλ).
-Παρέχει ένα θέμα Tracking Συνδεθείτε με τη διαλογή.
Παροχή Netlist διαλογής και ιεράρχησης που βλέπουν.
Υποστήριξη web επιμερισμό του RTL αρχεία (και τα δύο κρυπτογραφούνται και σαφές).

εδώ
είναι η σύνδεση με την ιστοσελίδα:
http://chipvault.sourceforge.net/