αντίληψη άνοδο ή την πτώση άκρη

[nakah]

Γεια σε όλους έχω ένα Digilent D2-SB συμβούλιο. Υπάρχει ένα FPGA XC2S200E Xilinx σε αυτό το σύστημα. Θέλω να χρησιμοποιήσω ότι ένας από τους ακροδέκτες εισόδου για να αντιλαμβάνεται άνοδο ή την πτώση άκρη. Προσπάθησα να κάνω, αλλά μόλις έκανα αυτό με την είσοδο του ρολογιού (GCLK). Είμαι με τη χρήση VHDL. Πώς μπορώ να λύσω αυτό το πρόβλημα; ευχαριστώ εκ των προτέρων ...

 

[cyr]

Αν υποθέσουμε ότι οι παλμοί είναι πιο αργή από ό, τι κύριο ρολόι σας, αποθηκεύστε το σήμα σε μητρώο και να συγκρίνουν που αποθηκεύονται αξία (ένας κύκλος ρολογιού παλιά) με την τρέχουσα τιμή. Εάν οι τιμές είναι "10" ή "01" έχετε μια άνοδο ή την πτώση άκρο αντίστοιχα.

 

[omid219]

Σας προτείνω να εξετάσει το θέμα όταν γερός δειγματοληψία και τα δεδομένα εξωτερικής. Στη συνέχεια, ακολουθήστε τις συμβουλές του Cyr.

 

[dddhacker]

Μπορείτε να χρησιμοποιήσετε το GCK0, GCK1, GCK2, GCK3 καρφίτσες. Αυτά πηγαίνετε κατευθείαν στο DLLs. Μπορείτε να κάνετε το σήμα σας συμπεριφέρονται ως ένα ρολόι και να χρησιμοποιήσετε το risingedge ή λειτουργία fallingedge. Αυτές οι καρφίτσες σταθερή και θα πρέπει να κατατρόπωση σήμα σας σε ένα από αυτά.

 

[Ace-X]

Μπορείτε να χρησιμοποιήσετε οποιαδήποτε pin εισόδου, όπως ένα ρολόι (όχι μόνο GCKx) - απλά βάλτε παγκόσμια buffer (IBUFG) μετά από αυτή την καρφίτσα στο σχεδιασμό σας και μετά από αυτό μπορεί να χρησιμοποιηθεί ως ένα σύνηθες σήμα ρολογιού.

 

[tut]

i αντιμετώπισε επίσης την παρόμοια κατάσταση. i έπρεπε να οδηγεί είσοδο του ρολογιού του FF με ένα σήμα το οποίο δεν προέρχεται από την καρφίτσα GCK. Όλα IBUFG μου ήταν επίσης χρησιμοποιηθεί λόγω της χρήσης του DLLs. Έτσι εισαγωγή IBUF εργάστηκε επίσης πρόστιμο για μένα. i θυμάται αόριστα, ΕΙΣΑΙ έδωσε κάποια προειδοποίηση, αλλά η ιδέα δούλεψε μια χαρά .. Ίσως u μπορεί να έχει μια ματιά @ http://www.fpga-faq.com/archives/40475.html # 40498 Tut ..

 

[nakah]

[Quote = Ace-X] Μπορείτε να χρησιμοποιήσετε οποιαδήποτε pin εισόδου, όπως ένα ρολόι (όχι μόνο GCKx) - απλά βάλτε παγκόσμια buffer (IBUFG) μετά από αυτή την καρφίτσα στο σχεδιασμό σας και μετά από αυτό μπορεί να χρησιμοποιηθεί ως ένα σύνηθες σήμα ρολογιού [/. quote] Είμαι αρχάριος σε FPGA. Πώς μπορώ να χρησιμοποιήσω IBUFG σε VHDL; Μπορείτε να μου πείτε; ευχαριστώ ...

 

[Renjith]

"πρότυπα" μέσα στο Xilinx ISE λέει πώς να υπαχθούν στο ibufg συστατικά. μέσα σε πρότυπα, ρίξτε μια ματιά στο instantation σκέλους VHDL και Verilog μπλοκ.

 

[tut]

nakah έγραψε:

Είμαι αρχάριος σε FPGA. Πώς μπορώ να χρησιμοποιήσω IBUFG σε VHDL; Μπορείτε να μου πείτε; ευχαριστώ ...

Εδώ είναι το τμήμα δείγμα κώδικα:

IEEE βιβλιοθήκη? Ieee.std_logic_1164.ALL ΧΡΗΣΗ? Ieee.std_logic_arith.ALL ΧΡΗΣΗ? Ieee.std_logic_unsigned.ALL ΧΡΗΣΗ? ΒΙΒΛΙΟΘΗΚΗ unisim? Unisim.vcomponents.ALL ΧΡΗΣΗ? - Χρησιμοποιείται για την προσομοίωση. Some_thing οντότητα - Port some_thing ΤΕΛΟΣ δηλώσεις? ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΤΗΣ blah_blah some_thing ΕΙΝΑΙ: - να αναγνωρίσει Component IBUFG ΣΥΝΙΣΤΩΣΑ IBUFG ΛΙΜΑΝΙ (I: ΣΕ std_logic? O: OUT std_logic)? ΣΥΝΙΣΤΩΣΑ ΤΕΛΟΣ? - Άλλες δηλώσεις Component (αν υπάρχουν) και τις δηλώσεις Σήματος Goes Εδώ BEGIN - Χρήση some_inst: ibufg PORT MAP (i => ΣΙΓΑ, o => sigB)? - άλλο άκρο blah_blah Κωδικός?

Tut ..