ανάγκη επίσημης επαλήθευσης σε FPGA vs ASIC RTL;

[FLEXcertifydll]

Για την πιστοποίηση πρωτότυπο FPGA, FPGA netlist είναι κάποια διαφορετική από netlist ASIC. Θα πρέπει να λάβουν τυπική επαλήθευση, εάν υπάρχει αναντιστοιχία, πώς να το καλύψει; Όπως ASIC IP -> IP FPGA .......?

 

[sunms]

Λεπτομερείς πληροφορίες που χρειάζεται!

 

[tony_taoyh]

Όπως γνωρίζετε, Synopsys εργάζεται για το θέμα αυτό με Xilinx ... Ελέγξτε Formatlity μεταξύ FPGA netlist και RTL, στη συνέχεια, ελέγξτε διατύπωση μεταξύ ASIC netlist και RTL, μετά από αυτό, νομίζω ότι μπορούμε να βάλουμε "=" μεταξύ netlist ASIC και FPGA netlist με μεγαλύτερη σιγουριά. Ελπίδα να σας βοηθήσει ...

 

[bendrift]

Μερικές φορές RTL θα πρέπει να τροποποιηθεί ώστε να ταιριάζει με τη δομή FPGA. ότι είναι ανάγκη να ληφθούν fomaltiy ελέγξετε;