M
manissri
Guest
Hi όλα, θέλω να desing την 1gs / s 6 bit flash ADC. γι 'αυτό χρειάζομαι τη μέθοδο που κατά μέσο όρο resister να μειώσει DNL μου. δεν είμαι σε θέση να κατανοήσουν πώς το δίκτυο resister συνδέεται μεταξύ της εξόδου του προενισχυτή θα μειώσει το DNL. εάν u έχω οποιαδήποτε διατριβή / links / docs για να κατανοήσουν τα βασικά θεμελιώδη του μέσου όρου resister. plz βοήθεια. αφορά Manish