Χρειάζομαι L-edit TANNER λογισμικό

[fasto2008]

Γεια σας, χρειάζομαι L-edit TANNER να εμφυτεύσει κανόνες σχεδιασμού για MOSIS τεχνολογία, τη διαδικασία TSMC 0.18μm CMOS. Σας ευχαριστώ για τη βοήθειά σας.

 

[freelancer]

Μπορείτε να κατεβάσετε δωρεάν το όραμα των φοιτητών από την ιστοσελίδα του Tanner.

 

[fasto2008]

i κατεβάσει Tanner Έκδοση 12,12 DEMOS που είναι για TSMC 0.25μm διαδικασία. Αλλά θέλω μια άλλη εκδοχή για την TSMC 0.18μm. είναι οποιεσδήποτε ιστοί εκεί; Ευχαριστώ πολύ για τη βοήθειά σας.

 

[andy2000a]

Tanner v13 υποστήριξη εκχύλισμα διάταξης 3D .. SPR αλλά εξακολουθούν να χρησιμοποιούν EDIF δεν verilog netlist Τόπος εισόδου και δρομολόγησης

 

[fasto2008]

Tanner v13 υποστήριξη εκχύλισμα διάταξης 3D .. SPR αλλά εξακολουθούν να χρησιμοποιούν EDIF δεν verilog netlist εισόδου Place & δρομολόγησης δεν καταλαβαίνω:'' SPR εξακολουθούν να χρησιμοποιούν EDIF δεν verilog netlist εισόδου Place & δρομολόγησης'' ευχαριστώ πολύ για τη βοήθειά σας

 

[budzz]

Έχω κατεβάσει βυρσοδέψη εργαλεία v12. αλλά, είναι πάρα πολύ περιορισμένη. και για τον κανόνα του σχεδιασμού, νομίζω ότι είναι ένα κομμάτι lil σκληρά για να πάρει. coz είναι μερικά από εμπιστευτικές.

 

[fasto2008]

Ευχαριστούμε για τις πληροφορίες σας, αλλά στη ζωή μας, ιδίως στον τομέα της επιστημονικής έρευνας, δεν υπάρχει εμπιστευτική things.and αν είναι αλήθεια, γιατί επικοινωνούν με το φόρουμ; Επίσης 0,18 μπι δεν είναι μια νέα τεχνολογία. Είμαι ένας ερευνητής στο εργαστήριο μικροηλεκτρονικής στη Σχολή Θετικών Επιστημών, εάν έχετε οποιαδήποτε ερώτηση, απλά γράφουν.

 

[andy2000a]

όπως θυμάμαι, στο Linux eda περιβάλλον (RHEL), χρησιμοποιούμε συνήθως Laker / Virtuso., ποτέ δεν θα χρησιμοποιήσετε το Windows εργαλείο διάταξης βάσης, Tanner μπορεί να χρησιμοποιήσει μόνο για μικρή εταιρεία ή φοιτητής, πολλοί χυτήριο (Fabs) υποστήριξη της ΛΔΚ / LVS αρχείο εντολών όχι μόνο dracula / διαμετρήματος ή τεχνολογίας αρχείο, για ledit, χρειάζεστε το γράψετε μόνοι σας, ακριβώς όπως η Κορέα EDA mychips (παράθυρα OS βάση πλήρως τα εργαλεία διάταξης ακριβώς όπως Ledit) στο σχεδιασμό της βάσης κυττάρων (ψηφιακό κύκλωμα σχεδιασμού), χρησιμοποιούμε μόνο "verilog netlist "από το RTL -> σύνθεση λογική (Synopsys εργαλείο) -> πύλη επίπεδο verilog netlost και P & R σε Linux εργασίας, συνήθως> 100K πύλη, ledit SPR δεν υποστηρίζουν" verilog "netlist. ίσως κάποια εργαλείο μπορεί να μετατρέψει Verilog-να-EDIF αλλά, ελπίζω Ledit SPR μπορεί να υποστηρίξει verilog μορφή στο μέλλον.

 

[thelordofsalvation]

Υπάρχει κάποιος τρόπος για να κατεβάσετε L-edit, από rapidshare ή κάτι εκεί;