Χρειάζεστε βοήθεια για τον προγραμματισμό Xilinx FPGA

[EDA_hg81]

Έχω χρησιμοποιήσει Xilinx Παράλληλα καλώδιο να Xc18v01 πρόγραμμα στον τρόπο διαμόρφωσης.αλλά κάθε φορά που πήρα τις πληροφορίες ανάδρασης: Η idcode ανάγνωση από τη συσκευή δεν ταιριάζει με την idcode στο bsdl αρχείου.Προσπάθησα IDcode looping να ελέγξει, αυτό looping απέτυχε επίσης.αλλά πριν από τον προγραμματισμό λειτουργεί καλά.

Τι είναι λάθος;Εκτιμώ πολύ να σας προτάσεις.

 

[Iouri]

1.Ελέγξτε την εξουσία VCC
2.Βεβαιωθείτε τσιπ δεν είναι πάνω από θερμότητα
3.Ελέγξτε το jumper ρυθμίσεις στο διοικητικό συμβούλιο
4.Πεδίο εφαρμογής των ακίδων JTAG
5.Ελέγξτε τη ρύθμισή σας για την παράλληλη θύρα
6.εάν υπάρχει άλλη Xilinx avalible devoce προσπαθήσω να το πρόγραμμα

 

[EDA_hg81]

Πρέπει να αλλάξω bsdl αρχείο στο περιβάλλον ΕΙΣΑΙ;

 

[eziggurat]

Δεν νομίζω ότι χρειάζεται να αλλάξετε το bdsl αρχείο.Είχα αυτό το πρόβλημα πολύ συχνά και τα ορυχεία είναι συνήθως οφείλεται στο καλώδιο JTAG.Συνήθως κύκλου ισχύος του διοικητικού συμβουλίου και εξασφαλίζει το καλώδιο είναι σταθερά στερεωμένη.

 

[EDA_hg81]

Αγαπητέ eziggurat,

Θα μου δώσετε λίγο ειδικό ποιος είναι ο πιθανός λόγος για καλώδιο JATG να αποτύχει;

Έχω ελέγξει το καλώδιο JATG ήδη, κάθε γραμμή είναι συνδεδεμένο.και το τροφοδοτικό είναι 3.3V.

Πραγματικά χαθείτε.

Σας ευχαριστώ για τις προτάσεις σας.

 

[eziggurat]

Αυτή είναι μια λίστα των προβλημάτων που έχω βιώσει με τον προγραμματισμό του FPGA και πώς θα επιλυθεί.

Θυμάμαι μερικά από παράλληλες 4 καλωδίου μας δεν λειτούργησε σωστά και ότι αυτό οφείλεται σε μια χαλαρή σύνδεση στο εσωτερικό του καλωδίου που απαιτούν resoldering.Άλλες φορές οφείλεται στην μη flyleads την επαφή με το διοικητικό συμβούλιο, και μια άλλη φορά επανεκκίνηση των επιπτώσεων βοηθάει.Ένα άλλο πρόβλημα ήταν η PROM δεν κενό και ότι μερικές φορές να προκαλέσει πρόβλημα όταν επαναπρογραμματισμό του FPGA.

ένα άλλο πρόβλημα είναι η αλυσίδα JTAG δεν έχει συνδεθεί σωστά στο συμβούλιο ενδεχομένως μέσω ραγισμένο.

 

[EDA_hg81]

Το πρόβλημα είναι σταθερό.

Η PROM για το εν λόγω τμήμα είναι κάτω.

Έχετε κάποια εμπειρία σχετικά με την εναλλαγή τσιπ εξουσία;

ίσως μπορείτε να με βοηθήσετε σχετικά με την ερώτησή μου στο "Analog Circuit Design" forum.

Σε ευχαριστώ.

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Πολύ Καλή" border="0" />