Φάση αλλάσσων Προσομοίωση

[OvErFlO]

Έχω γράψει αυτόν τον κώδικα για την χρήση 2 σημάτων, με 90 ° FASE αλλάσσων ...

Κωδικός:IEEE βιβλιοθήκη?

χρήση IEEE.STD_LOGIC_1164.ALL?

χρήση IEEE.STD_LOGIC_ARITH.ALL?

χρήση IEEE.STD_LOGIC_UNSIGNED.ALL?- Αποσχολιάσετε τις ακόλουθες κατευθυντήριες γραμμές για τη χρήση των δηλώσεων που

- Προβλέπεται instantiating Xilinx πρωτόγονες συστατικά.

UNISIM βιβλιοθήκη?

χρήση UNISIM.VComponents.all?οντότητα clock_phase είναι

Port (clk_in: σε std_logic?

clk_x2: out std_logic?

clk_0: out std_logic?

clk_90: out std_logic)?

τέλος clock_phase?Behavioral clock_phase αρχιτεκτονική του είναισυνιστώσα IBUFG

λιμένα (Ι: σε std_logic? O: out std_logic)?

τέλος συνιστώσα?σήμα clk_in1, net1, net2, net3, net4: std_logic: ='0 '?

αρχίζωU1: IBUFG λιμάνι χάρτη (Ι => clk_in, O => clk_in1)?div_clock: διαδικασία (clk_in1)

αρχίζωεάν (rising_edge (clk_in1)) τότεnet1 <= δεν net1?τέλος, αν?τέλος της διαδικασίας div_clock?div_clock2: διαδικασία (clk_in1)

αρχίζωεάν (falling_edge (clk_in1)) τότεnet2 <= δεν net2?τέλος, αν?τέλος της διαδικασίας div_clock2?clk_0 <= net1?

clk_90 <= net2?

clk_x2 <= clk_in1?Behavioral τέλος?

 

[news]

Nowe przepisy Unii Europejskiej w zakresie ochrony danych osobowych wprowadzają jeden spójny zestaw wymagań dla wszystkich podmiotów będących w posiadaniu danych osobowych obywateli UE.

Read more...