Σχεδιάζοντας PLL με FPGA για ένα τελικό σχέδιο το χρόνο!

[arbalez]

Θέλω τη γνώμη σας για το σχεδιασμό ενός εξ ολοκλήρου ψηφιακό φάση κλειδωμένη βρόχο. Είναι αρκετά εύκολο για έναν τελικό σχέδιο του χρόνου; ή αξίζει να είναι ένα τελικό σχέδιο του χρόνου; καθηγητής μου είπε ότι είναι εύκολο να σχεδιάσει τέτοιες pll με FPGA. και το αναλογικό το ένα είναι πολύ πιο σκληρή. έτσι θα πρέπει να προχωρήσετε ή το σχεδιασμό ενός αναλογικού ένα; Παρακαλώ γράψτε την πρότασή σας. ΔΠ.

 

[arunragavan]

και σχεδιασμό ενός ADPLL είναι κάπως απλό .. καλά wot u πρέπει να καταλάβετε είναι τα βασικά μπλοκ buildin σε ADPLL Ο πρώτος είναι ο PFD ακολουθείται από ένα χαμηλοπερατό φίλτρο και, τέλος, DOC - ψηφιακό παλμογράφο ελέγχου. Προσπαθήστε να μιμηθεί αυτά τα τμήματα u WÜD αποκτήσετε την έξοδο για ur ADPLL .. τόσο φάση και η συχνότητα έχει να κλειδώσει. Έχω κάποια υλικά σε ADPLLs .. μπορώ να τα ανεβάσετε, αν απαιτείται. όσον αφορά,

 

[arbalez]

Νομίζω ότι το χρειάζεστε. μπορείτε παρακαλώ να ανεβάσετε τα αρχεία; κάνει εγγράφως VHDL κώδικα για adpll μια ταραχώδη ένα; ευχαριστίες.

 

[arunragavan]

Καλά εδώ είναι ένα έγγραφο το οποίο περιέχει πληροφορίες σχετικά με τη φάση ADPLLs Digital Locked Loops Mike DeLong 13 του Μάη 2004 Θέμα Το θέμα αυτό τεχνικό έγγραφο θα FPGA εφαρμογή των ψηφιακών σταδιακή κλειδωμένο βρόχους. Ελπίζω αυτό σας βοηθά να με αφορά,