Πώς να χρησιμοποιήσετε το $ εγκατάσταση, αναμονή και $ $ εργασίες του συστήματος πλάτος σε Verilog;

[aswin123]

Πώς να χρησιμοποιήσετε το $ εγκατάσταση, αναμονή και $ $ πλάτος εργασίες του συστήματος σε Verilog. μπλοκ στο οποίο μπορούμε να χρησιμοποιήσουμε αυτές τις δηλώσεις (εννοώ πάντα μπλοκάρει ή να καθορίσετε μπλοκ), μπορεί κανείς να μου expalin με παράδειγμα

 

[chiguoquan]

χρήση τους σαν αυτό (να προσδιοριστεί μπλοκ βρίσκεται μεταξύ ενότητα και endmodule) προσδιορίζει specparam tIFCLK = 20,83, tSRD = 12,7, tRDH = 3,7, tSWR = 12,1, tWRH = 3,6, tSFD = 3,2, tFDH = 4,5, tSFA = 25, tFAH = 10? $ setup (slrd, posedge clk, tSRD)? $ αναμονή (slrd, posedge clk, tRDH)? $ setup (slwr, posedge clk, tSWR)? $ αναμονή (slwr, posedge clk, tWRH)? $ εγκατάστασης (στοιχεία , posedge clk, tSFD)? $ αναμονή (δεδομένα, posedge clk, tFDH)? $ setup (fifo_addr, posedge clk, tSFA)? $ setup (fifo_addr, posedge clk, tFAH)? endspecify

 

[calm]

κάθε βιβλίο verilog μπορεί να λύσει το πρόβλημά σας