H
hoteagle
Guest
Είμαι τώρα κάνουμε SAR ADC σχεδιασμό και πρέπει να κάνουμε μικτού σήματος προσομοίωσης για το σχεδιασμό μου.
Το ψηφιακό τμήμα του κυκλώματος descripted με VerilogHDL σε επίπεδο RTL.Και στη συνέχεια, θα καταστεί ως σύμβολο και ενσωματώθηκαν σε ένα schemetic με αναλογικό τμήμα.Το ερέθισμα για να είναι μέρος της ψηφιακής descripted με verilogHDL και το κίνητρο να είναι αναλογικό τμήμα άμεσα προστίθεται στην schemetic.Και τότε θα εκτελέσετε την προσομοίωση με CADENCE μικτού σήματος προσομοιωτή.Δεν σφάλμα ή προειδοποίηση που αναφέρθηκαν, αλλά δεν κυματομορφής εξόδου.
Θα σας βοηθήσει να δώσει μια εξήγηση;
Το ψηφιακό τμήμα του κυκλώματος descripted με VerilogHDL σε επίπεδο RTL.Και στη συνέχεια, θα καταστεί ως σύμβολο και ενσωματώθηκαν σε ένα schemetic με αναλογικό τμήμα.Το ερέθισμα για να είναι μέρος της ψηφιακής descripted με verilogHDL και το κίνητρο να είναι αναλογικό τμήμα άμεσα προστίθεται στην schemetic.Και τότε θα εκτελέσετε την προσομοίωση με CADENCE μικτού σήματος προσομοιωτή.Δεν σφάλμα ή προειδοποίηση που αναφέρθηκαν, αλλά δεν κυματομορφής εξόδου.
Θα σας βοηθήσει να δώσει μια εξήγηση;