D
DZC
Guest
Γεια σας, θέλω να εφαρμόσουν ένα κύκλωμα για τη μεταφορά του ρολογιού στο τσιπ από τα τσιπ.
Η spec jitter είναι μικρότερη από 1PS και η συχνότητα ρολογιού είναι 20M ~ 500MHz.
Είμαι εξετάζουν το ενδεχόμενο να χρησιμοποιήσει την τρέχουσα λειτουργία Λογική και τη διεπαφή LVDS.
Η ερώτησή μου είναι: έχει το interface LVDS ικανή να εξασφαλίσει τόσο χαμηλό jitter;;
Ή μήπως έχετε κάποια καλύτερη suggeations;
Ευχαριστώ πολύ εκ των προτέρων!
Τελευταία επεξεργασία από DZC στις 17 Οκτωβρίου 2007 8:38? Edited 2 φορές συνολικά
Η spec jitter είναι μικρότερη από 1PS και η συχνότητα ρολογιού είναι 20M ~ 500MHz.
Είμαι εξετάζουν το ενδεχόμενο να χρησιμοποιήσει την τρέχουσα λειτουργία Λογική και τη διεπαφή LVDS.
Η ερώτησή μου είναι: έχει το interface LVDS ικανή να εξασφαλίσει τόσο χαμηλό jitter;;
Ή μήπως έχετε κάποια καλύτερη suggeations;
Ευχαριστώ πολύ εκ των προτέρων!
Τελευταία επεξεργασία από DZC στις 17 Οκτωβρίου 2007 8:38? Edited 2 φορές συνολικά