Πώς να εκτελέσει ανάλυση χρονοδιάγραμμα των STD κυττάρων

I

IanKang

Guest
Γεια σου, είμαι κτήριο (καλά, που τροποποιεί στην πραγματικότητα) ένα .35 πρότυπη βιβλιοθήκη κυττάρων.
Τώρα έχω ενσωματωμένη προβολή διάταξης, σχηματική άποψη.
Έχω κάνει Λαϊκή Δημοκρατία του Κονγκό, LVS, και δημιούργησαν αφηρημένα και LEF φακέλου από Abstract Generator.
I netlists προέρχονται επίσης από τη διάταξη (LPE).

Τώρα είμαι stucked στη δημιουργία της βιβλιοθήκης χρόνου (. Lib), το οποίο μπορεί να χρησιμοποιηθεί από Synopsys.
Ανάλυση των κυττάρων από το χρονοδιάγραμμα των κυττάρων φαίνεται αδύνατον.
Υπάρχει κάποιο εργαλείο που μπορώ να δημιουργήσει. Lib αρχεία από netlists Ι extrated;
Ή υπάρχει οποιοδήποτε μοντέλο HSPICE μπορώ να χρησιμοποιήσω για να εκτελέσει ανάλυση χρονοδιάγραμμα;

Ευχαριστώ!

 
Αυτό είναι ένα δείγμα αρχείου HSPICE

$ ένα αρχείο HSPICE δείγμα
. περιλαμβάνει "την τεχνολογία του αρχείου"
. περιλαμβάνουν lvstest.sp $ πρέπει να βάλετε το αρχείο εξόδου σας από extracion εδώ

. μετά την επιλογή
xi στον έξω / inv $ πρόσκληση του συστήματός σας για την προσομοίωση.θέσει I / O πληροφορίες πρώτα και έπειτα τελειώνει με subckt όνομα

VDD!VDD!GND 1.2V $ αξία τάσης σας VDD
Vin στο GND παλμών (0V 1.2V 0ns 100ps 100ps 1400ps 3000ps) $ Τρόπος εισόδου ποικίλλει κατά τη διάρκεια της προσομοίωσης
Cout_b από 0 20f $ φορτίο εξόδου
. tr 0.01ns 4ns $ προσομοίωσης βήμα και προσομοίωση του χρόνου
. τέλος $ τέλος HSPICE σας

Αυτό είναι το ένα για inverter.

Μπορείτε να χρησιμοποιήσετε το ίδιο για όλα τα άλλα κύτταρα.Υποθέτω ότι θα πρέπει να θέλει να αναλύσει τη χειρότερη περίπτωση και τις καλύτερες σενάρια ισχύει για όλα τα κύτταρα.Τότε θα πρέπει να καθίσει να υπολογίσει τα ρεύματα που θα σας βοηθήσουν να δημιουργήσετε την καλύτερη και χειρότερη περίπτωση σενάρια και να εκτελέσετε την προσομοίωση σε HSPICE.

-Aravind

 
Χάρη στην Aravind,
Αναλύσει τις βασικές πύλες λογική δεν είναι πρόβλημα τώρα.

Αλλά εξακολουθώ να μην ξέρουν πώς να αντιμετωπίσουν Flip Flops.
Και νομίζω ότι πρέπει pin χωρητικότητα επίσης.
Υπάρχει κάποιο μοντέλο που μπορώ να χρησιμοποιήσω;

Thanks a lot!

 
Για την εγκατάσταση και κρατήστε θα μπορούσατε να δοκιμάσετε αυτό το

http://www.edaboard.com/viewtopic.php?p=942890 # 942890

Συνολική καθυστέρηση του FF = CLK T-> Q χρόνο εγκατάστασης.

Ελπίζοντας ότι βοηθάει.

-Aravind

 

Welcome to EDABoard.com

Sponsor

Back
Top