Πώς μπορούμε να γνωρίζουμε τι είναι κατάλληλο για VDD αίτηση;

[Guest]

Hi all,

Είμαι προγραμματισμού για το σχεδιασμό μου με τη χρήση ψηφιακής επεξεργασίας 65 nm CMOS με τη συνήθη διαδικασία της VDD 1.2V.Αλλά θα ήθελα να είναι χαμηλότερο,
ας πούμε 0.6V-0.8V.

Ποιοι παράγοντες θα πρέπει να εξεταστεί προτού να αποφασίσετε τι τάση να χρησιμοποιήσετε;Σκέφτομαι από τη μέγιστη ταχύτητα που απαιτείται για τον ελεγκτή (στην περίπτωσή μου, είναι περίπου 10 MHz).Μπορεί κανείς με βοηθήσεις;

Ευχαριστώ.

 

[gevy]

Θα πρέπει να εξετάσουμε παρακάτω:
- Κατώτατα όρια του NMOS και PMOS τρανζίστορ
-
Η μέγιστη τάση λειτουργίας των τρανζίστορ NMOS και PMOS
-
Η μέγιστη συχνότητα λειτουργίας
- Είσοδο και έξοδο λογική επίπεδα (μπορεί να είναι διαφορετική από την εσωτερική λογική επίπεδα)

 

[Guest]

Ευχαριστώ πολύ Gevy.