Πώς μπορεί να βελτιωθεί P1dB στο σχεδιασμό LNA;

M

mitgrace

Guest
Αγαπητέ όλους: να σχεδιάσω μια 0.13um σχεδιασμό LNA, η ζώνη είναι περίπου 100MHz. Τώρα μπορώ να πληρούν κάποιες ερωτήσεις σχετικά με τη γραμμικότητα (P1dB). Σχεδιασμός ΜΟΥ P1db είναι περίπου-20dBm. Αλλά το συγκεκριμένο είναι περίπου-10dBm, πώς μπορώ να το imporve; Σχεδιασμό υψηλής μου περιλαμβάνουν; χαμηλό κέρδος. Χρειάζεται να κάνω τη φροντίδα του P1dB είναι η υψηλή / χαμηλή Gian, ή απλά foucs με χαμηλό στάδιο κέρδος. Ερωτήσεις Aother, Αν θέλω να κάνω balun στο τσιπ, το CS + CG είναι η μόνη επιλογή; Ευχαριστίες
 
Γεια σας, P1dB οφείλεται σε "υποθέτω" άλλα αρμονικές συνιστώσες των οποίων το αποτέλεσμα θα Δεκέμβριο η γραμμικότητα και έτσι να ενισχυθεί η γραμμικότητα Νομίζω u μπορεί Δεκέμβριο το κέρδος, αλλά ίσως υπάρχει κάποια άλλη λύση, ούτως ή άλλως, εάν u έχω κερδίσει περιθώριο u μπορεί Δεκέμβριο το
 
σχετικά με τη γραμμικότητα της LNA, είναι maily εξαρτάται από το σημείο προκατάληψη του κέρδους "transisitor", και προσαρμόζοντας το σημείο αυτό θα αυξήσει ή να μειώσει το 1 βαθμό συμπίεσης dB, και σίγουρα αυτό θα μειωθεί το κέρδος, ώστε u πρέπει να είναι προσεκτικοί όταν u αλλάξετε το σημείο σφάλματος και βελτιστοποίηση για να πάρει το καλύτερο κέρδος, και linarty khouly
 
Αγαπητοί khouly: Η γραμμικότητα είναι depand στο VOD, έτσι δεν είναι; Συγκεκριμένα μου είναι 0.13um/1.2v/100M περιλαμβάνουν balun. έτσι ώστε χώρος για το κεφάλι είναι το σημείο μου. Δεν έχω μεγάλη VoD για τη βελτίωση P1dB. Αν το αποφασίσει, η οποία structrue κάνουν u επιλέξετε; Χάρη. Χρησιμοποιώ CS + CG έχω ουρά ρεύμα, το φορτίο είναι αντίσταση. Ευχαριστίες
 
έχουν u ένα πηνίο degenration, θα αυξήσει ur 1 πόντο dB khouly
 
Δεν έχω καμία εμπειρία με το LNA καθόλου, αλλά δεν υπάρχει κάποια ενεργή φορτίο τοπολογίες, μπορεί να βοηθήσει ur headroom
 
Αγαπητοί khouly: εγώ δεν το χρησιμοποιούν, Επειδή LNA μου περιλαμβάνουν balun, το LNA είναι διαφορική είσοδος. RF_P είναι ac couplr, RF_N έχει συνδεθεί στο GND. Χρησιμοποιώ CS + CG λαγός ουρά τρέχουσα κάνει balun. έτσι ώστε δομή μου είναι VDD-Resistor-NMOS-NMOS εισόδου και Itail ρεύμα. Σημείο μου είναι 1.2V dsign, το ζήτημα χώρος για το κεφάλι. Έτσι ώστε η P1dB δεν είναι αρκετό. Να u έχω κανένα σχόλιο να λύσει αυτό το πρόβλημα. Ευχαριστίες
 
προσπαθούν να ελαχιστοποιήσουν την τάση DORO στη συσκευή μονοπάτι έτσι u έχουν αρκετά headrom για τον έλεγχο του σημείου NMOS, έτσι u μπορεί να πάρει το 1dB σημείο comp khouly
 

Welcome to EDABoard.com

Sponsor

Back
Top